计算机组成原理综合

计算机组成原理综合

ID:35932182

大小:5.42 MB

页数:25页

时间:2019-04-25

计算机组成原理综合_第1页
计算机组成原理综合_第2页
计算机组成原理综合_第3页
计算机组成原理综合_第4页
计算机组成原理综合_第5页
资源描述:

《计算机组成原理综合》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、三.(12分)已知x=-0.01111,y=+0.11001,求[x]补,[-x]补,[y]补,[-y]补,x+y=?,x–y=?三.每一项得2分,共12分[x]原=1.01111[x]补=1.10001[-x]补=0.01111[y]原=0.11001[y]补=0.11001[-y]补=1.00111[x]补11.10001[x]补11.10001+[y]补00.11001+[-y]补11.00111[x+y]补00.01010[x-y]补10.11000x+y=+0.01010x-y运算结果发生溢出(双符号位不同)四.(15分)图B1所示为双总线结构机器的数据通路,IR为指令

2、寄存器,PC为程序计数器(具有自增功能),M为主存(受R/信号控制),AR为地址寄存器,DR为数据缓冲寄存器,ALU由加、减控制信号决定完成何种操作,控制信号G控制的是一个门电路。另外,线上标注有小圈表示有控制信号,例中yi表示y寄存器的输入控制信号,R1o为寄存器R1的输出控制信号,未标字符的线为直通线,不受控制。(1)“ADDR2,R0”指令完成(R0)+(R2)→R0的功能操作,画出其指令周期流程图,假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。(2)若将“指令周期”缩短为一个CPU周期,请先画出修改数据通路,后画出指令周期流程图。(3)在(2)的基础上,将

3、“执行周期”也缩短为一个CPU周期,先修改运算器数据通路,后画出指令周期流程图。此时加法指令速度比(1)提高几倍?B总线IRPCARMDRR0R1R2R3XYALUIRiPCiARiR/DRiR0iR3iXi+-GYiR3oR0oPCooooIRoA总线图B1四.每小题5分,共15分(1)流程图占3分,控制信号占2分;PC→ARPCo,G,ARiM→DRDR→IRR2→yR0→xR/=RDRo,G,IRiR2o,G,yiy+x→R0R0o,G,xi+,G,R0i执行周期取指周期(2)缩短“取指周期”:数据通路占2分,流程图画对占3分;ARPCMDRIRR/ABUSBBUS运算器P

4、C→ARM→DR→IRR2→yR0→xy+x→R0执行周期取指周期(2)改进方案:缩短“取指周期”ARPCMDRIRR/ABUSBBUS运算器PC→ARM→DR→IRPC+1(R2)→y(R0)→x译码y+x→R0执行周期取指周期RD(3)缩短“执行周期”:数据通路占2分,流程图2分,加法指令速度提高6/2=3倍占一分;XYALU-GABUS+R0R1R2R3BBUS控制器PC→ARM→DR→IRR2→yR0→xy+x→R0译码(3)改进方案:缩短“执行周期”XYALU-GABUS+R0R1R2R3BBUS控制器M→DR→IRPC+1(R2)→y(R0)→xy+x→R0取指周期(

5、1个CPU周期)执行周期(1个CPU周期)RD译码此时加法指令速度提高3倍五.(10分)画出PCI总线结构框图,说明HOST总线、PCI总线、LAGACY总线的功能。说明三种桥的功能。PCI总线有三种桥,即HOST/PCI桥,PCI/PCI桥,PCI/LAGACY桥。1)HOST总线:该总线又称CPU总线、系统总线、主存总线等,它不仅连接主存,还可以连接多个CPU2)PCI总线:连接各种高速的PCI设备。PCI设备可以是主设备也可以是从设备,或者兼而有之。系统中允许有多余的PCI总线。它们可以使用HOST桥与HOST桥总线相连,也可以使用PCI/PCI桥与已经同HOST桥连接的P

6、CI总线相连。从而可扩充整个系统的PCI总线负载能力。3)LAGACY总线:可以是ISA、EISA、MCA等性能较低的传统总线,以便充分利用市场上现有的适配器卡,支持中低速I/O设备。pCI总线有三种桥,即HOST/PCI桥(简称HOST桥),PCI/PCI桥,PCI/LAGACY桥。在PCI总线体系结构中,桥起着重要作用:(1)它连接两条总线,使总线间相互通信。(2)桥是一个总线转换部件,可以把一条总线的地址空间映射到另一条总线的地址空间上,从而使系统中任意一个总线主设备都能看到同样的一份地址表。(3)利用桥可以实现总线间的猝发式传送。六.(10分)参见图B2,这是一个二维中断

7、系统,请问:(1)在中断情况下,CPU和设备的优先级如何考虑?请按降序排列各设备的中断优先级。(2)若CPU现执行设备C的中断服务程序,IM2,IM1,IM0的状态是什么?如果CPU的执行设备H的中断服务程序,IM2,IM1,IM0的状态又是什么?(3)每一级的IM能否对某个优先级的个别设备单独进行屏蔽?如果不能,采取什么方法可达到目的?(4)若设备C一提出中断请求,CPU立即进行响应,如何调整才能满足此要求?图B2六.每小题占2.5分,共10分(1)在中断情况下,CPU的优先级

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。