我的论文doc1

《我的论文doc1》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第一章绪论。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。（此处）1.1EDA技术发展概况电子设计自动化(EDA，ElectronicDesignAutomation)是指利用计算机完成电子系统的设计。EDA技术是以计算机和微电子技术为先导，汇集了计算机图形学、拓扑、逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术“1。EDA技术以计算机为工具，代替^完成数字系统的逻辑综合、布局布线和设计

2、仿真等工作。设计人员只需要完成对系统功能的描述，就可以由计算机软件进行处理，得到设计结果，而且修改设计如同修改软件一样方便，可以极大地提高设计效率。根据电子设计技术的发展特征，EDA技术发展大致分为三个阶段“1：1．1．10AD阶段(20世纪60年代中期—-20世纪80年代初期)第一阶段的特点是一些单独的工具软件，主要有PCB(PrintedCircuitBoard)粕线设计、电路模拟、逻辑模拟及版图的绘制等，通过计算机的使用，从而将设计人员从大量烦琐重复的计算和绘图工作中解脱出来。例如，目前常用的Protel早期版本Tango，以及用于电路模拟的SPICE软件和后

3、来产品化的Ic版图编辑与设计规则检查系统等软件，都是这个阶段的产品。这个时期的EDA—般称为CAD(ComputerAidedDeMgn)。1．12CAE阶段(20世纪80年代初期—20世纪90年代初期)这个阶段在集成电路与电子设计方法学以及设计工具集成化方面取得了许多成果，各种设计工具，如原理图输入、编译与连接、逻辑模拟、测试码生成、版图自动布局以北京工业大学工学硕士学位论义及各种单元库己齐全。由于采用了统—数据管理技术，因而能够将各个工具集成为一个CAE(ComputerAidedEngineering)系统。按照设计方法学制定的设计流程，可以实现从设计输入到版

4、图输出的全程设计自动化。这个阶段主要采用基于单元库的半定制设计方法，采用门阵列和标准单元设计的各种ASIC得到了极大的发展，将集成电路工业推入了ASIC时代。多数系统中集成了PCB自动布局布线软件以及热特性、噪声、可靠『生等分析软件，进而可以实现电子系统设计自动化。113EDA阶段(20世纪90年代以来)20世纪90年代以来，微电子技术以惊人的速度发展，其工艺水平达到了深亚微米级，在一个芯片上可集成数百万乃至上千万只晶体管，工作速度可达到GHz，这为制造出规模更大，速度更快和信息容量很大的芯片系统提供了条件，但同时也对EDA系统提出了更高的要求，并促进了EDA技术的

5、发展。此阶段主要出现了以高级语言描述、系统仿真和综合技术为特征的第三代EDA技术，不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作，将精力集中于御造性的方案与概念的构思上，下面简单介绍这个阶段EDA技术的主要特征：(1)高层综合(HLS，HighLevelSynthesis)的理论与方法取得较大进展，将EDA设计层次由RT级提高到了系统级(又_酌亍为级)，并划分为逻辑综合和测试综合。逻辑综合就是对不同层次和不同形式的设计描述进行转换，通过综合算法，以具体的工艺背景实现高层目标所规定的优化设计，通过设计综合工具，可将电子系统的高层行为描述转

6、换到低层硬件描述和确定的物理实现，使设计人员无须直接面对低层电路，不必了解具体的逻辑器件，从而把精力集中到系统行为建摸和算法设计上。测试综合是以设计结果的性能为目标的综合方法，阻电路的时序、功耗、电磁辐射和负载能力等性能指标为综合对象。(2)采用硬件描述语言HDL(HardwareDescriptionLanguage)来描述10万门以上的设计，并形成了ⅧDL(VeryHighSpeedIntegratedCircuitHI)L)和VeriIog皿L两种标准硬件描述语言。它们均支持不同层次的描述，使得复杂Ic的描述规范化，便于传递、交流、保存与修改，也便于重复使用。

7、’副门多应用于FPGA／CPLD／EPLD的设计中。(3)可测性综合设计。随着ASIC的规模与复杂性的增加，测试难度与费用急剧上第1荦绪论升，由此产生了将可测性电路结构制作在ASIC芯片上的想法，于是开发了扫描插入、BLST(内建自测试)、边界扫描等可测性设计(DFr)工具，并已集成到EDA系统中a(4)为带有嵌入IP模块的ASIC设计提供软硬件协同系统设计工具。协同验证弥补了硬件设计和软件设计流程之间的空隙，保证了软硬件之间的同步协调工作。(5)建立并行设计工程CE(ConcurrentEngineering)框架结构的集魄化设计环境，以适应当今ASIC的如下