资源描述：
《ic设计基础流程、工艺、版图、器件笔试面试题88》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、IC设计基础(流程、工艺、版图、器件)笔试面试题882008-07-3012:331、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念).(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别.(未知)答案:FPGA是可编程ASIC.ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的.根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路.与门阵列等其它ASIC(ApplicationSp
2、ecificIC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)5、描述你对集成电路设计流程的认识.(仕兰微面试题目)6、简述FPGA等可编程逻辑器件设计流程.(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具.(未知)8、从RTLsynthesis到tapeout之间的设计flow,并列出其中各步使用的tool.(未知)9、Asic的designflow.(威盛VIA2003.1
3、1.06上海笔试试题)10、写出asic前期设计的流程和相应的工具.(威盛)11、集成电路前段设计流程,写出相关的工具.(扬智电子笔试)先介绍下IC开发流程:1.)代码输入(designinput)用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码语言输入工具:SUMMIT VISUALHDL MENTOR RENIOR图形输入: composer(cadence); viewlogic(viewdraw)2.)电路仿真(circuitsimulation)将vhd代码进行先前逻辑仿真,验证功能描述是否正
4、确数字电路仿真工具: Verolog: CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL: CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim模拟电路仿真工具: ***ANTIHSpicepspice,spectremicromicrowave: eesoft:hp3.)逻辑综合(sy
5、nthesistools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gatesdelay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真.最终仿真结果生成的网表称为物理网表.12、请简述一下设计后端的整个流程?(仕兰微面试题目)13、是否接触过自动布局布线?请说出一两种工具软件.自动布局布线需要哪些基本元素?(仕兰微面试题目)14、描述你对集成电路工艺的认识.(仕兰微面试题目)15、列举几种集成电路典型工艺.工艺上常提到0.25,0.18指的是什么?(仕兰微面试题目)16、请描述一下国内的工艺现状.(仕兰微面试题目)
6、17、半导体工艺中,掺杂有哪几种方式?(仕兰微面试题目)18、描述CMOS电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)19、解释latch-up现象和Antennaeffect和其预防措施.(未知)20、什么叫Latchup?(科广试题)21、什么叫窄沟效应?(科广试题)22、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是PNP、NPN?他们有什么差别?(仕兰微面试题目)23、硅栅COMS工艺中N阱中做的是P管还是N管,N阱的阱电位的连接有什么要求?(仕兰微面试题目)24、画出CMOS晶体管的CROSS-OVER图(应该是纵剖面图),给出所有可能的
7、传输特性和转移特性.(Infineon笔试试题)25、以interver为例,写出N阱CMOS的process流程,并画出剖面图.(科广试题)26、Pleaseexplainhowwedescribetheresistanceinsemiconductor.Comparetheresistanceofametal,polyanddiffusionintranditionalCMOSprocess.(威盛笔试题circuitdesign-beijing-03.11.09)27、说明mos一半工
