数字集成电路课程设计报告--4bits超前进位加法器

《数字集成电路课程设计报告--4bits超前进位加法器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、4bits超前进位加法器福州大学物信学院数字集成电路课程设计报告设计题目：4bits超前进位加法器班级：电子3班专业：微电子(卓越班)姓名：学号：组名：指导老师：教师评分：日期：2012.06.17-21-4bits超前进位加法器目录第1章概述-3-1.1课程设计目的-3-1.2课程设计的主要内容-3-1.2.1设计题目-3-1.2.2设计内容-4-第2章功能分析及逻辑分析-4-2.1功能分析-4-2.2推荐工作条件-4-2.3电性能-5-2.4交流（开关）特性-6-2.5真值表-6-2.6表达式-7-2.7电路图-7-第3章电路设计及器件参数设计-8-3.1

2、性能指标：-8-3.2模块划分-8-3.2.1输出级电路设计-8-3.2.2内部反相器-8-3.2.3内部电路等效-9-3.2.4输入级电路-9-3.2.5中间缓冲级电路-10-3.2.6输出缓冲级电路-10-3.2.7输入、输出保护电路-10-3.3本章小结-10-第4章功耗估算与延时-11-4.1电容估算-11-4.2功耗估算-11-4.3延时估算-12-4.4本章小结-12-第5章电路模拟与仿真-13-5.1电路搭建-13-5.1.1建立新库-13-5.1.2建立schematicview-13-5.1.3建立symbol-13-5.1.4建立总体电路s

3、chematicview-14--21-4bits超前进位加法器5.1.5建立总体symbol-14-5.1.6测试电路-15-5.2功能仿真-15-5.3功耗仿真-15-5.4仿真结果分析-16-5.5本章小结-16-第6章版图设计-16-6.1原理-16-6.2反相器版图-17-6.2.1layoutview的建立-17-6.2.2添加器件-18-6.2.3互连，实现反相器功能-18-6.3输入级-19-6.4输出级-19-6.5输出缓冲-19-6.6异或门-20-6.7或非门-20-6.8与门-20-6.9整体版图-21-6.10本章小结-21-总体心得

4、-22-对课程内容的建议-22-对指导老师的建议-22-附录-23-附录1仿真图-23-附录2DATASHEET-23--21-4bits超前进位加法器第1章概述1.1课程设计目的•综合应用已掌握的知识•熟悉集成电路设计流程•熟悉集成电路设计主流工具•强化学生的实际动手能力•培养学生的工程意识和系统观念•培养学生的团队协作能力1.2课程设计的主要内容1.2.1设计题目4bits超前进位加法器1.2.2设计内容•功能分析及逻辑分析•电路设计及器件参数设计•估算功耗与延时•电路模拟与仿真•版图设计•版图检查：DRC和LVS•寄生参数提取及后仿真（选作）•版图数据提

5、交及考核，课程设计总结第2章功能分析及逻辑分析2.1功能分析74283为4为超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。其管脚图如下：-21-4bits超前进位加法器图2-12.2推荐工作条件表2-12.3电性能表2-2-21-4bits超前进位加法器2.4交流（开关）特性表2-32.5真值表表2-4-21-4bits超前进位加法器2.6表达式定义两个中间变量Gi和Pi：所以：进而可得各位进位信号的罗辑表达如下2.7电路图图2-2-21-4bits超前进位加法器第1章电路

6、设计及器件参数设计3.1性能指标：•可驱动10个LSTTL电路（相对于15PF电容负载）;•对于VDD=5V，VOH=4.6V，VOL=0.4V;•tTLH/tTHL=10ns;•tTLH/tTHL(Ai,Bi,CiàSi)=30ns;•tTLH/tTHL(Ai,Bi,CiàCo)=24ns;•Pdis<200mW，fwork=15MHz。3.2模块划分根据电路原理，可以将加法器的电路分为六级：输入级、内部反相器、中间缓冲级、内部逻辑门、输出级和输出缓冲级。3.2.1输出级电路设计算出电流I=7.5mAWn=43u,Ln=1uWp=92u，Lp=1u3.2.2

7、内部反相器其中•Tr=Tf=1ns，为负载电容•一般来说，内部反相器的负载由三个部分电容构成，分别是：本级漏极的PN结电容Cpn下级的栅电容Cg连线杂散电容CsCj是单位面积的结电容，Cjsw是单位长度的周边电容，b为有源区宽度，这里取3.5um。-21-4bits超前进位加法器CPN=(1.916X10-9Wn+1.650X10-15)+(2.376X10-9Wp+1.4X10-15)Cg=(Wn+Wp)·L·Cox=291.6pf这里的Wn和Wp近似取输出级的Wn和Wp的值一般情况下，连线杂散电容远小于栅电容，故本次设计忽略Cs的影响综合上述三部分的电容量

8、，可以得到内部反相器的负载CL=CPN