FPGA课程设计报告--简易电子琴设计及FPGA功能验证

《FPGA课程设计报告--简易电子琴设计及FPGA功能验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、FPGA课程设计报告题目：简易电子琴设计及FPGA功能验证院系：电子工程学院专业班级：学生姓名：导师姓名：黄海生起止时间：2012-6-18至2012-6-292012年6月29日目录1.任务..22.目的23.使用环境24.FPGA课程设计详细内容24.1技术规范24.1.1总体描述24.1.2结构框图24.1.3引脚描述34.1.3应用范围...............................................................................................

2、.54.2设计方案54.2.1顶层方案设计54.2.2顶层模块程序74.3功能验证方案及源程序74.3.1按键输入控制模块方案设计及源程序.................................................74.3.2控制模块方案设计及源程序.................................................................84.3.3LCD驱动模块方案设计及源程序..............................................

3、.........114.4电路设计及功能仿真报告194.5综合及布局布线报告和引脚分布报告214.6硬件测试结果报告215.课程设计的心得体会226.参考资料221．任务：a、设计一个简单电子琴。（内置2~4首简单音调曲）b、用FPGA开发板的按键可选择演奏内置曲调，用数码管显示当前演奏的哪个演奏曲目或停止。c、要求电子琴具有自主选择，自动播放所选曲目或停止曲目。1．目的：a、在掌握计算机组成原理理论相关的基础上，了解EDA技术，掌握VerilogHDL硬件描述语言的设计方法和思想，通过学习的VerilogHDL语言结合电子电路

4、的设计知识理论联系实际，掌握所学的课程知识；b、深入学习VerilogHDL、FPGA，了解其编程环境；c、学会运用Modelsim和QuartusII等编程仿真软件；d、将硬件语言编程与硬件实物功能演示相结合，加深理解VerilogHDL、FPGA的学习；2．使用环境(软件/硬件环境，设备等)软硬件环境：软件：QuartusII7.2,Modelsim6.1；硬件环境：DEII开发板；设备：PC一台，USB下载线，FPGA开发板及电源。在EDA软件平台上，根据硬件描述语言Verilog完成的设计文件，自动的完成逻辑编译、化简、分

5、割、综合及优化、布局布线、仿真、目标芯片的适配编译、逻辑映射和编程下载等工作。VerilogHDL语言，用Modelsim进行前仿真，以及代码的生成，验证程序验证，也可进行综合。用QuartusII进行后仿真。3．FPGA课程设计详细内容4.1技术规范4.1.1原理简易电子琴的设计通过软硬件结合实现，硬件系统包括主控制器芯片、LED、蜂鸣器等，软件资源包括编写VerilogHDL程序的应用软件Modelsim和仿真软件QuartusII。电子琴有自动播放功能。播放功能中有三首曲子。程序共有六个模块，分别为主模块、数码管显示模块、分

6、频模块、计数器模块、存储器模块、音频输出模块。硬件实现是用一个数码管显示当前播放的曲目，另外四个按键key1、key2用来选择曲目。通过主模块调用各模块实现电子琴的功能。乐曲演奏的原理：乐曲演奏的原理：组成乐曲的每个音符的频率值(音调)以及持续时间（音长）是乐曲能持续演奏所需的两个基本数据，因此只要控制输出到扬声器的激励信号的频率的高低和持续的时间，就可以使扬声器发出持续的乐曲声。l音调的控制频率的高低决定了音调的高低。音乐的十二平均率规定：每两个八度音（如简谱中的中音1与高音1）之间的频率相差一倍。在两个八度音之间，又可分为十二

7、个半音，每半个音的频率比为。另外，音名A(简谱中的低音6)的频率为440HZ，音名B到C之间，E到F之间为半音，其余为全音。由此可以计算出简谱中从低音1至高音1之间的每个音名对应的频率如图所示:音名频率(HZ)音名频率(HZ)音名频率(HZ)低音1261.6中音1523.3高音11046.5低音2293.7中音2587.3高音21174.7低音3329.6中音3659.3高音31318.5低音4349.2中音4698.5高音41396.9低音5392中音5784高音51568低音6440中音6880高音61760低音7493.9中

8、音7987.8高音71975.5所有不同频率均从同一基准频率分频得到。将分频数四舍五入进行取整，并尽量减小误差。在本设计中选取5MHZ作为基准频率。从下表中可以看出最大分频系数为11468，采用14位二进制计数器分频可满足要求。此外还应给出预置数，