fpga课程设计报告--简易电子琴的设计

《fpga课程设计报告--简易电子琴的设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、FPGA课程设计报告题目：简易电子琴设计及FPGA功能验证院系：专业班级：学生姓名：XX导师姓名：XX起止时间：2012、6、18至2012、6、29一、课程设计任务：本设计一个简易电子琴，具体功能如下：1、具有手动弹奏和自动播放功能；2、以按键或开关作为电子琴的琴键，输出7个音节的音阶；3、可以自动播放曲目至少两首。二、课程设计目的：1、培养综合运用知识和独立开展实践创新的能力；2、深入学习VerilogHDL，了解其编程环境；3、学会运用Modelsim和QuartusII等编程仿真软件；4、将硬件语言编程与硬件实物功能

2、演示相结合，加深理解VerilogHDL的学习；三、使用环境：1、软件：Modelsim和QuartusII等编程仿真软件；2、硬件：FPGA开发板。四、课程设计详细方案及功能验证：1、总体实现方案：1、简易电子琴的设计通过软硬件结合实现，硬件系统包括主控器芯片、9个按键、LED、蜂鸣器等，软件资源包括编写VerilogHDL程序的应用软件Modelsim和仿真软件QuartusII。电子琴有按键代替琴键的弹奏功能和自动播放功能。2、整个程序总共分5个模块：主模块，按键模块，曲目1模块，曲目2模块，曲目3模块。整个方案总共用

3、了9个按键（key1~key9），按键key1~key7作为琴键，通过这七个按键键入不同的音阶。主模块中key8、key9两个按键用于选择是自动播放还是弹奏曲目，令mm=（key8、key9），用mm值的不同选择调用不同模块。如果mm=00，则程序调用按键模块；如果mm=01，则调用曲目1模块，播放曲目1；如果mm=10，则调用曲目2模块，播放曲目2；如果mm11，则调用曲目3模块，播放曲目3。本次设计的框图：主模块9个按键（key1~key9）控制播放曲目以及手动弹奏手动弹奏（key1~key7）播放曲目（key8、key

4、9）按键模块即琴键键入音阶，Key1~key7mm=00mm=11曲目3曲目1曲目2mm=01mm=102、输入输出信号描述：[7:0]num电子琴InclkOut_r（beep）Key（1~9）具体功能描述：信号源输入/输出功能描述inclkInput时钟频率50Mkey（1~9）Input键入以及选择曲目numOutput数码管显示out_rOutput根据r选择不同模块3、顶层划分：主模块（key1.key2.key3.key4.key5.key6.key7.key8.key9）outclkbeep_rKey（8~9）

5、clk_6M分频inclk50MHZnum[7:0]mm分频beep4Key（1~7）clk_6Mcountclk_6M分频beep1stateclk_4HZcountclk_6M分频beep2stateclk_4HZbeep3countclk_6M分频stateclk_4HZ4、主要模块：主模块：功能描述：是四个子模块的核心，通过主模块分别调用四个不同的子模块。管脚描述：信号名称输入/输出源功能描述inclkInputPin系统时钟50MHzKey(1~9)InputPin按键选择，键入作用outclkOutputPin模

6、块选择输出按键模块：功能描述：通过按键key1~key7键入不同的7个音阶，频率不同则蜂鸣器发音就不同；通过mm=（key8、key9）的值选择调用不同曲目模块。管脚描述：信号名称输入/输出源功能描述inclkInputPin系统时钟50MHzKey(1~7)InputPin按键键入7个不同音阶Beep4OutputPin输出7个不同音阶曲目模块：功能描述：不同的曲目模块输出不同的曲调，根据高低音对应的频率不同输出不同曲调的曲目。在50MHZ的情况下对主时钟分频得到6MHZ的频率，得到在6MHZ下对应的音阶及其对应频率，以及

7、分频数，通过计数分频数，来对不同频率的声音进行输出，实验箱原始时钟为50MHz，分频后变成不同的频率输出，通过蜂鸣器输出不同频率的声音。音乐的节拍通过分频变为4Hz，作为1/4拍，即每个单位时长0.25s。管脚描述：信号名称输入/输出源功能描述inclkInputPin系统时钟50MHzKey(8~9)InputPin选择曲目Beep3OutputPin输出曲目5、功能仿真：1、综合：2、总体电路图：3、所有输入输出信号：4、管脚分配：输入信号：一个时钟信号，9个按键；输出信号：一个数码管输出，一个蜂鸣器输出音调。5、时序仿

8、真：仿真结果；设置输入信号key1~key7为高电平，此时设置key8~key9=01，即mm=01，在数码管应该显示1，在仿真结束后，如图示数码管为11111001，即为1，outclk为蜂鸣器的输出，如图示也正确，所以本设计经过仿真证明正确可行。6、硬件测试结果：在时序验证后下载，通过