毕业论文(设计）--基于VHDL语言的水表抄表器的设计

《毕业论文(设计）--基于VHDL语言的水表抄表器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、龙岩学院毕业论文（设计）题目：基于VHDL语言的水表抄表器的设计专业：　电子信息工程　　　　　　　作者：　张建　　　　　　　　　指导教师(职称)：吴春富副教授二00八年四月二十四日32龙岩学院本（专）科毕业论文(设计)开题报告学院：物理与机电工程　　　　　　　　　　　　　专业：电子信息工程　　　　　　　　　　　　课题名称基于VHDL语言的水表抄表器的设计姓名张建学号200402103指导教师吴春富职称学历副教授本科一、开展本课题的意义及工作内容：本课题的研究意义：利用VHDL语言，通过对CPLD或FPGA编程，生成

2、控制电路，显示电路，存储电路，使它们完全集成在一片CPLD或FPGA上。这种设计方法使整个系统更加小型化，大大缩小了体积，易于管理和屏蔽。同时易于做成产品，大规模生产，迅速占领市场，是EDA发展的趋势。但现在CPLD或FPGA价格相对单片机来说偏高，而且现阶段应用并不是很广泛。但是如果做成ASIC，大规模生产，其优势是很明显的。工作内容：水表抄表器的方案设计水表抄表器程序的模块化处理水表抄表器的语言设计VHDL语言的综合、仿真二、课题工作的总体安排及进度：1-3周开题报告，资料初步搜集。与指导老师沟通。4-5周方案

3、可行性论证，论文初期撰写，同时与指导老师沟通。6-7周论文中后期撰写，完成论文初稿；进行系统的实验与仿真，并与指导老师沟通。8周系统调试，完成毕业设计和论文修改。与指导老师沟通。9周论文定稿并上交毕业论文终稿，及答辩。三、课题预期达到的效果：FPGA是新型的可编程逻辑器件，能够将大量的逻辑功能集成于一个单个器件中，它所提供的门数从几百门到上百万门，可以满足不同的需要。因此用FPGA来实现抄表器从根本上解决了单片机的先天性限制问题。与以往的抄表器相比，用FPGA实现的抄表器有如下特点:1、集成度高。2、易于升级、换代

4、，灵活适用于各种场合。3、符合系统芯片(SOC,SystemOnChip)的发展要求。四、指导教师意见：签名：　　　　　　　　　　　　　　　　年　月　日不够填写可续页32基于VHDL语言的水表抄表器的设计【摘　要】伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。EDA的一个重要特征就是使用硬件描述语言(HDL)来完成设计文件。诞生于1982年的VHDL语言是IEEE确认的标准硬件描述语言，在电子设计领域受到了广泛的接受。本课题以Alter

5、a公司的FLEXIOK系列产品为载体，在MAX+PLUSII开发环境下采用VHDL语言，设计并实现了水表抄表器。设计采用VHDL的结构描述风格，依据功能将系统分为四个模块，控制模块、计数模块、存储模块和显示模块，每个底层模块采用RTL(RegistersTransferLanguage)级描述，整体生成采用MAX+PLUSII的图形输入法。通过波形仿真、下载芯片的测试，完成了抄表器的功能。【关键词】:VHDL,CPLD/FPGA,MAX十PLUSH，水表抄表器【ABSTRACT】TheElectronicDesig

6、nAutomation(EDA)technologyhasbecomeanimportantdesignmethodofanaloganddigitalcircuitsystemastheintegratedcircuitgrowing.OneimportantcharacteristicoftheEDAisoneofthestandarddescriptionlanguagesvalidatedbyIEEE,whichwasfirstlyintroducedin1982.Anditwaswidelyusedbye

7、lectronicdesignernow.BasedontheseriesproductsofFLEXIOKdevelopedbyAlteraCompany,theprojecteddesignandcompletesystemofthereadinginstrumentofwatermeterwithVHDLlanguageundertheMAX+PLUSI1.ThestyleofconstructionofVHDLlanguageisadoptedinthedesign.Accordingtothefuncti

8、onthesystemisseparatedintofourmodules,thecontrolmodule,thecountermodule,thememorymoduleandthedisplaymodule.EachbottommoduleisdescribedbyRTL(RegisterTransferLanguage)andwholemodulei