毕业设计（论文）-基于FPGA数字频率计的设计

《毕业设计（论文）-基于FPGA数字频率计的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘要数字频率计是电子测量与仪表技术最基础的电子仪表之一，也是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。本文主要介绍一种以FPGA(FieldProgrammableGateArray)为核心，基于硬件描述语言VHDL的数字频率计设计与实现。并在EDA(电子设计自动化)工具的帮助下，用大规模可编程逻辑器件(FPGA/CPLD)实现数字频率计的设计原理及相关程序。特点是：无论底层还是顶层文件均用VHDL语言编写，避免了用电路图形式设计时所引起的毛刺现象；改变了以往数字电路小规模多器件

2、组合的设计方法，整个频率计设计在一块FPGA/CPLD芯片上，与用其他方法做成的频率计相比，体积更小，性能更可靠。关键词：FPGA频率计电子设计自动化目录目录摘要I目录II第一章绪论11.1课题研究背景11.2研究目的和意义1第二章系统方案的设计22.1问题引入22.2设计目的22.3设计内容22.3.1数字频率计的基本原理22.3.2实际电路2第三章系统硬件电路的设计53.1设计要求53.1.1所需仪器仪表53.2系统框图53.2.1电源与整流稳压电路53.2.2全波整流与波形整形电路53.2.

3、3分频器63.2.4信号放大、波形整形电路63.2.5控制门73.2.6计数器73.2.7锁存器73.2.8显示译码器与数码管7第四章软件设计84.1设计要求84.2模块及模块的功能8第五章基于FPGA数字频率计的设计与仿真145.1同步测周期频率计的原理145.2数字频率计的VHDL实现145.3频率计的仿真验证15第六章总结与展望16致谢17参考文献1819绪论第一章绪论1.1课题研究背景数字频率计是一种基础测量仪器，到目前为止已有30多年的历史，早起设计师们追求的目标主要是扩展测量范围，再加

4、上提高测量的精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据。目前这些基本技术日益完善，成熟。应用现代技术可以轻松的将数字频率计的测频上限扩展到微波频段。当今数字频率计不仅是作为电压表、计算机、天线电广播通讯设备、工艺工程自动化装置。多种仪表仪器与家庭电器等许多电子产品中的数据信息输出显示器反映到人们眼帘。集成数字频率计由于所用元件投资体积小、功耗低，且可靠性高，功能强，易于设计和研发，使得它具有技术上的实用性和应用的广泛性。而从民族产业上来说，我们在这种产业

5、中还落后于西方发达国家，这将会关系到民族产业的兴衰。所以我们必须很重视当前的情况。学习发达国家的先进技术以发展本国的产业。1.2研究目的和意义数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。随着人们文化生活水平的提高，加上现在中国国力的上升，人民在不断的追求高质量生活的同时大都在密切的关注着我们的民族产业的发展前景。而频率计的发在虽是一个极小部分但也可以反映出我国民族产业发展的现状。我国在很多的方面都已不是过去那个很贫穷落后的国家，但是关系着我们国计民生的民族产业的发展却是

6、不尽人意，不能不成为今天令人注目的焦点。本论文主要讲述了使用FPGA实现的数字频率计，它采用VHDL语言编程，用MaxplusII集成开发环境进行波形仿真，编译，并下载到FPGA中。正是因为数字频率计的应用是如此的广泛，才使得它的作用是如此的重要，所以更应该去关注和研究。19系统方案的设计第二章系统方案的设计2.1问题引入在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。2.2设计目的本设计与制作项目可以进一步加深我们对数字电路应用技术方面的了

7、解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。2.3设计内容2.3.1数字频率计的基本原理数字频率计的主要功能是测量周期信号的频率。频率是单位时间（1S）内信号发生周期变化的次数。如果我们能在给定的1S时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。2.3.2实际电路

8、对100Hz全波整流输出信号的分频采用7位二进制计数器74HC4024组成100进制计数器来实现。计数脉冲下降沿有效。在74HC4024的Q7、Q6、Q3端通过与门加入反馈清零信号，当计数器输出为二进制数1100100（十进制数为100）时，计数器异步清零。实现100进制计数。为了获得稳定的分频输出，清零信号与输入脉冲“与”后再清零，使分频输出脉冲在计数脉冲为低电平时保持一段时间（10mS）为高电平。19系统方案的设计图4数字频率计电路图电路中采用双JK触发器74HC109中的一个