欢迎来到天天文库
浏览记录
ID:35567683
大小:285.50 KB
页数:12页
时间:2019-03-29
《利用eda技术实现花样彩灯控制器的设计 草案一》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、.[原创]彩灯控制设计2009-02-2309:43一、引言 EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。EDA工具是以计算机的硬件和软件为基本工作平台,集数据库、图形学、图论与拓扑逻辑、计算数学、优化理论等多学科最新成果研制的计算机辅助设计通用软件包。EDA技术是电子设计的发展趋势,利用EDA工具可以代替设计者完成电子系统设计中的大部分工作,EDA工具从数字系统设计的单一领域,发展到今天,应用范围己涉及模
2、拟、微波等多个领域,可以实现各个领域电子系统设计的测试、设计仿真和布局布线等。设计者只要完成对电子系统的功能描述,就可以利用计算机和EDA工具,进行设计处理,最终得到设计结果。从专用集成电路ASIC开发与应用角度看,EDA系统应当包含以下子模块:设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模块、布局布线子模块等。二、硬件电路设计1、彩灯控制电路整体设计框图(见图1)...图1、彩灯控制电路图2、功能描述此十六路彩灯控制系统设定有四种花样变化,这四种花样可以进行手动切换,当按第一次开关按钮时,彩灯从右到左逐个闪亮;当按
3、第二次开关按钮时,彩灯从右到左逐两个的点亮,到达最右端后又从左到右逐次点亮,呈现波浪行形;当按第三次开关按钮时,彩灯两边同时亮2个逐次向中间点亮再散开;当按第四次开关按钮时,单号彩灯亮,双号彩灯灭,然后,双号彩灯亮,单号彩灯灭;当按第五次开关按钮时,彩灯回到第一种闪亮状态,如此往复下去。假如想彩灯自动进行4种闪动方式的转换,可以将把已得到的分频后的脉冲信号再进行20分频,然后送入到SK输入端即可。...3、分频电路设计频率输出分频器:在本次设计中,输入的时钟信号频率为1MHZ,频率太了,导致周期太小,人眼是无法看到彩灯的闪亮状况,因
4、此我们要对其进行分频。在设计中,我要对所输入的时钟信号进行5*105分频,那么输出信号频率就为2HZ,周期为0.5s,适合观看非常适合观看。对于5*105分频器的设计,我的设计思路是:分别设计出一个5分频的分频器与5个10的分频器,在将它们连接在一起构成一个5*105的分频器。下面就为我设计的5*105的分频器。图2、分频器设计4、内部其他电路(1)、开关SK控制电路:开关控制电路实际是用来对彩灯闪亮的几种情况进行转换,从而实现一段彩灯能够用多种不同的效果产生,能够更方便的完***们所需要的各种要求。(2)、彩灯控制器:彩灯控制电路
5、是整个设计的核心,它负责整个设计的输出效果即各种彩灯图案的样式变化。该程序充分地说明了用VHDL设计电路的“弹”性,即可通过改变程序中输出变量OUTY的位数来改变彩灯的数目。STATE进程能进行彩灯的图案控制,改变s的位数即可改变要控制图案的数目,改变输出变量O的组合即可变幻彩灯图案。5、程序设计(1)、分频器程序设计(仿真波形见图3)...a.5分频的分频器程序设计LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC
6、_UNSIGNED.ALL;ENTITYFENPIN5ISPORT(RST:INSTD_LOGIC;CLK:INSTD_LOGIC;OUTQ:BUFFERSTD_LOGIC);ENDFENPIN5;ARCHITECTUREAOFFENPIN5ISSIGNALCNT1,CNT2:INTEGER:=0;SIGNALTEMP:STD_LOGIC;BEGINPROCESS(CLK)BEGINIFRST='1'THENCNT1<=0;ELSIFCLK'EVENTANDCLK='1'THENIFCNT1=4THENCNT1<=0;ELSECNT
7、1<=CNT1+1;ENDIF;ENDIF;ENDPROCESS;PROCESS(CLK)BEGINIFRST='1'THENCNT2<=0;ELSIFCLK'EVENTANDCLK='0'THENIFCNT2=4THENCNT2<=0;ELSECNT2<=CNT2+1;ENDIF;...ENDIF;ENDPROCESS;PROCESS(CNT1,CNT2)BEGINIFCNT1=0ORCNT1=1ORCNT2=1THENTEMP<='1';ELSETEMP<='0';ENDIF;ENDPROCESS;OUTQ<=TEMP;ENDA
8、; b.10分频的分频器程序设计(仿真波形见图4)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYFENPIN10ISPORT(RST:INSTD_LOGIC;CLK:INSTD_LOGIC;
此文档下载收益归作者所有