数字电子技术门电路1

数字电子技术门电路1

ID:35505586

大小:88.37 KB

页数:6页

时间:2019-03-25

数字电子技术门电路1_第1页
数字电子技术门电路1_第2页
数字电子技术门电路1_第3页
数字电子技术门电路1_第4页
数字电子技术门电路1_第5页
资源描述:

《数字电子技术门电路1》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、数字电子技术门电路.组合电路一、单选题(每题1分)1.B2.A3.E4.B5.C6.D7.B8.B9.D10.D11.C12.B13.A14.D15.B16.A17.D18.B19.B20.C1.标准TTL电路的开门电阻ROn=3KQ,一个3输入端少门的A端接一个电阻R到地,要实现Y=BC,则R的収值应()。D可取任意值D编码器A小于700B大于3kQC小于3kQ2.要实现多输入、单输出逻辑函数,应选()。A数据选择器B数据分配器C译码器3.如图所示二极管(设正向导通压降为0.7V)门电路,输出电压是(

2、)。A5VB4.3VC4VD4.7VE3V9V图32024.如图所示二极管(设正向导通压降为0.7V)门电路,输出电压是U()()。A5VB4.3VC4VD4.7VE0VU。图3201门电路的平均传输延迟时间是(3)oAtpd=tpHLctpd=(tpHL+tpLH)/2Btpd=tpLHDtpd=(tpHL-tpLH”26.TTL与非门的关门电平为0.8V,开门电平为2V,当其输入低电平为0.4V,输入高电平为3.5V时,其输入高电平噪声容限为()。A1.1VB1.3VC1.2VD1.5V7.已知AB

3、+^C+BC二AB+^C,左式和右式的两个逻辑图分别是X和Y,产生竞争—冒险的是()0AXBYCX和YD都不是9.下列消除竞争一冒险的方法中错误的是()。A修改逻辑设计B引入封锁脉冲C加滤波电容D以上都不对*10.在下列逻辑电路中,不是组合逻辑电路的有()。A译码器B编码器C全加器D寄存器12.半导体中冇两种载流子,分别是()。A原子和中子B电子利空穴C电子和质子D电子和离子15.组合逻辑电路()oA有记忆功能B无记忆功能C有时有,有时没有D要根据电路确定17.输出端可直接连在一起实现“线与''逻辑功能

4、的门电路是()。A与非门B或非门C三态门DOCn二、判断题(每题1分)1.错误2.正确3.正确4.正确5.正确6.错误7.正确&错误9.正确10.正确11.正确12•错误13.错误14.正确15•正确16.错误17.错误1&正确19.正确20.正确2.竞争冒险现象是可以消除的。()3.译码是编码的逆过程,编码是唯一的,译码也一定是唯一的。()4.只要是组合逻辑电路就可能存在竞争。()5.CMOS门电路在输入矩形脉冲信号作用下,NMOS和PMOS管中总有一个是截止的,因此它的功耗很低。()7.非优先编码器

5、的输入请求编码的信号之间是互相排斥的。()8.分析纟R合逻辑电路一定得写出逻辑表达式。()10.四线一十线译码器的地址输入代码一定冇六组伪码。()H.CMOSfJ电路的输入端不允许浮空,是因为其输入阻抗很高,容易引起干扰()。13.两个逻辑电路的逻辑函数表达式不一样,这两个电路的逻辑功能就不一样。()12.没有专门的数据分配器,一般是用译码器改接的13.半加器与全加器的主要区别是是否考虑來自低位的进位。()14.CMOSH电路的功耗很低,是因为其输入阻抗很高()o15.七段显示译码器数据输入是二进制码。

6、()16.表示逻辑函数的逻辑表达式与真值表是等价的。()20.用作线少逻辑的TTL门只能是OCfj()三、填空题(每题1分)1.低电平高电平2.UNL=UOFF-UILUNH=UIH・UON3.384.1215.高电平低电平高阻6.0.9V7.速度较慢超前进位&半加器7.数据选择器10.3.60.39.线与逻辑10.接地11.高低12.高电平低电平浮空13.UGS14.人15.一种两种16.与门或门非门17.组合逻辑电路18.七1.驱动共阳极七段数码管的译码器的输出电平为()冇效,驱动共阴极七段数码管的

7、译码器的输出电平为()有效。3.一个3/8译码器,它的译码输入端有()个,输出端信号有()个。4.三态门的输出可以出现()、()、()三种状态。5.若TTL与非门的输入低电平噪声容限UNL=0.7V,输岀低电平UOL=0.2V,那么它的关门电平UOFF=()-6.串行进位加法器的缺点是(),耍想速度较高时应采用()加法器。&只考虑两个一位二进制数的和加而不考虑來自低位进位数的运算电路称为()。)伏。)的。或接(7.标准TTL门输出高电平典型值是()伏,低电平典型值是(8.把两个OC门的输出端直接连在一起

8、实现“与”逻辑关系的接法叫9.一个多位的串行进位加法器,最低位的进位输入端应()。10.在优先编码器屮,是优先级别()的编码起排斥优先级别(11.对CMOS逻辑门,未使用的输入端应当按逻辑要求接()而不允许()。12.开启电压是指增强型MOS管开始形成导电沟道所需要的(功耗比13.一般TTL集成门电路的平均传输延迟时间比CMOS集成门电路(小),CMOS门电路()。14.单极型器件中冇()载流子导电;双极型器件中冇()载流了导电。18.3种

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。