数字实验五触发器及其应用实验报告

《数字实验五触发器及其应用实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、学生实验报告院别电子信息学院课程名称电子技术实验班级无线技术12实验名称实验五触发器及其应用姓名欧迪实验时间2014年5月23日学号33指导教师文毅报告内容一、实验目的和任务1.掌握基本RS、JK、T和D触发器的逻辑功能。2.掌握集成触发器的功能和使用方法。3.熟悉触发器之间相互转换的方法。二、实验原理介绍触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，

2、可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。1、基本RS触发器图14-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和保持三种功能。通常称为置“1”端，因为=0时触发器被置“1”；为置“0”端，因为=0时触发器被置“0”。当==1时状态保持，当==0时为不定状态，应当避免这种状态。基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。图14-1

3、二与非门组成的基本RS触发器（a）逻辑图(b)逻辑符号基本RS触发器的逻辑符号见图14-1(b)，二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图14-2所示；JK触发器的状态方程为：其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q和为两个互补输入端

4、。通常把Q=0、=1的状态定为触发器“0”状态；而把Q=1，=0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄存器和计数器。CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有效。3、T触发器在JK触发器的状态方程中，令J=K=T则变换为：这就是T触发器的特性方程。由上式有：当T=1时，当T=0时，即当T=1时，为翻转状态；当T=0时，为保持状态。4、D触发器在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为：其输出状态的更新发生

5、在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多型号可供各种用途的需要而选用。如双D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174，CC14174），八D（74LS374）等。5、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但是可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端

6、接在一起，并认它为T端，就得到所需的T触发器。JK触发器也可以转换成为D触发器。三、实验内容和数据记录1.基本RS触发器（用74LS00搭建）RSQn00×01110011保持2.测试JK触发器74LS112的逻辑功能JKQn+100Qn01010111nT触发器，cp输入1KHZ脉冲，cp、Qn波形如下（上面为cp，下面为QN)3.测试D触发器74LS74的逻辑功能DQnQn+1000010101101J与Qn相连，cp输入1KHZ脉冲，cp、Qn波形如下（上面为cp，下面为QN)四、实验结论

7、与心得1.JK触发器一般都是下降沿有效，其它触发器一般上升沿有效。2.对于触发器只有在上升沿（JK为下降沿）来临的时候，才受到输入的影响。3.不同触发器之间可以根据逻辑表达式来转换。成绩教师签名文毅批改时间年月日