电子式互感器动态响应特性测试系统硬件设计与实现

电子式互感器动态响应特性测试系统硬件设计与实现

ID:35163038

大小:4.27 MB

页数:91页

时间:2019-03-20

电子式互感器动态响应特性测试系统硬件设计与实现_第1页
电子式互感器动态响应特性测试系统硬件设计与实现_第2页
电子式互感器动态响应特性测试系统硬件设计与实现_第3页
电子式互感器动态响应特性测试系统硬件设计与实现_第4页
电子式互感器动态响应特性测试系统硬件设计与实现_第5页
资源描述:

《电子式互感器动态响应特性测试系统硬件设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、UNIVERSITYOFELECTRONICSCIENCEANDTECHNOLOGYOFCHINA专业学位硕士学位论文MASTERTHESISFORPROFESSIONALDEGREE论文题目电子式互感器动态响应特性测试系统硬件设计与实现专业学位类别________工程硕士学号_________201222170221作者姓名_____________罗必露指导教师黄琦教授独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方

2、外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者签名:4,f、蘇日期:年夕月/口日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇

3、编学位论文。(保密的学位论文在解密后应遵守此规定)作者签名:1f、$r导师签名:/f日期:年义月/〇日分类号密级注1UDC学位论文电子式互感器动态响应特性测试系统硬件设计与实现(题名和副题名)罗必露(作者姓名)指导教师黄琦教授电子科技大学成都(姓名、职称、单位名称)申请学位级别硕士专业学位类别工程硕士工程领域名称控制工程提交论文日期2015.03.20论文答辩日期2015.05.20学位授予单位和日期电子科技大学2015年06月日答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号。THE

4、HARDWAREDESIGNANDCONSTRUCTIONOFTHEDYNAMICCHARACTERISTICSTESTEROFELECTRONICTRANSFORMERAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MasterofEngineeringAuthor:LuoBiluAdvisor:ProfessorHuangQiSchool:SchoolofEnergySciencean

5、dEngineering摘要摘要随着智能变电站的推广,大量数字自动化二次设备需要使用电子式互感器实现对电网一次侧信号的采集。电子式互感器相对于传统电磁互感器具有许多优势,但在实际使用发现了一些问题,特别是对电磁暂态信号的响应能力欠佳。鉴于国内对电子式互感器的检测方式,大部分基于标准电子式互感器进行误差分析,而未对电子式互感器的动态响应特性进行检测。针对电子式互感器检测方式的不足,本课题设计了一套电子式互感器动态响应特性测试系统,本文主要介绍了测试系统的硬件设计。电子式互感器动态响应特性测试系统的硬

6、件构成包括:上位机、基于ARM9的嵌入式系统、基于FPGA的主控板、大功率放大器。其中基于FPGA的主控板作为整个硬件系统的核心部分,将上位机下传的电网一次侧仿真数据转换成模拟量。本文首先完成了基于FPGA的核心处理器的外围电路、高速大容量存储器、以太网接口、数模转换电路、模数转换电路、时钟频率校准模块电路的设计,并实现了主控板各功能模块的整合。主控板的PCB设计过程,利用Hyperlynx仿真软件对主控板进行信号完整性分析,验证布局、布线的可靠性,以提高主控板的抗电磁干扰能力。测试系统硬件调试阶

7、段,针对测试系统存在较大零漂的现象,本文设计了前级零漂校准和后级零漂校准。前级校准为主控板的模数转换模块的零漂校准。后级校准为整个硬件平台的零漂校准,首先利用高精的A/D将测试系统终端输出信号的零漂值反馈至FPGA,再由FPGA控制校准用D/A输出校准电压,最终校准波形及信号波形通过差动运放实现零漂值补偿,使得测试系统零漂低于1mV。针对测试系统输出波形相位及同步性精度低的问题,本文提出了一种基于FPGA的时钟频率校准方法,即利用GPS驯服作为主控板本地时钟基准的恒温晶振。首先,利用时差测量模块将

8、FPGA输出秒脉冲与GPS秒脉冲间的时差反馈至FPGA,通过调节FPGA内部计数值实现调节主时钟频率。同时,本文引入滑动平均滤波算法和多周期循环计数的方法,极大降低了频率校准时间并提高了校准准确度。时钟频率校准后,主控板一小时的守时误差小于1.8μs,平均频率准确度优于2.5×10-10。测试系统硬件平台完成后,本文首先对主控板进行各项电气特性测试,并验证其输出波形满足后级大功率放大器的输入要求。测试系统整机安装后,本文对目前主流厂家制造的电子式互感器进行动态特性测试,并获得了相关

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。