数字信号处理课件数字信号处理的硬件实现

《数字信号处理课件数字信号处理的硬件实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第10章数字信号处理的硬件实现教学目的让学生了解DSP芯片的特点、DSP芯片的发展、DSP的开发流程、DSP的应用等知识，为后继课程学习打点基础。教学重点与难点本章主要是介绍性质的内容，主要是拓宽学生的知识面，不作为考试内容。无教学重点难点。10.0概述DigitalSignalProcessing(DSP)：一门新的学科：研究信号分析与处理的理论和各种算法DigitalSignalProcessor(DSP)：数字信号处理器（一个芯片，或CPU）:将数字信号处理的理论用于实际。将信号处理的理论用于实际，即是“实现”：软件实现:(教学,科研,开发的前

2、期)DSP软件包MATLABSignalProcessingToolBox硬件实现：CPU,MCU,DSP有可能“实时实现”：所谓“实时（Real-Time）实现”，是指一个实际的系统在人们听觉，视觉或按任务要求所允许的时间范围内能及时地完成对输入信号的处理并将其输出。例如，我们每天使用的手机，将要普及的数字电视等，都是实时的数字信号处理系统。要想在极短的时间内完成对信号的处理，一方面需要快速的算法、高效的编程，另一方面，则需要高性能的硬件支持。数字信号处理器（DSP）即是为实时实现数字信号处理任务而特殊设计的高性能的一类CPU。严格地说，“实时实现

3、”是指，一个系统在每一个抽样间隔内都能完成全部所需要的计算任务，即：过程时间等待时间抽样时间nn+1如果31/31等待时间³0则认为该系统可以实时实现例如，阶次的FIR滤波器，其输入输出关系是假定要处理的信号的抽样频率为200KHz，那么，该系统要在50内，至少要完成100次乘法，99次加法，才谈得上“实时实现”。CPU的类型：1、通用型CPU（GPP）；2、单片机（MCU）；3、DSP；4、嵌入式系统；5、ASIC；6、FPGA通用处理器（GPP）：Ø事务密集型处理机制Ø冯.诺依曼结构：统一的程序和数据空间Ø采取各种方法提高计算速度：（1）8-bi

4、tApple（6502），（2）NECPC-8000（Z80）（3）8086/286/386/486/（4）Pentium/PentiumII/PentiumIII（5）PowerPc64-bitCPU（6）（SUNSparc，DECAlpha,HP）单片机（MCU):控制密集型处理机制。4bit、8bit单片机多应用于玩具、家电及工业控制；16bit单片机除控制功能外，还有较强的信息处理的能力。但实时处理较困难。（1）INTELMCS/48/51/96（98）（2）MOTOROLAHCS05/011数字信号处理器（DSP）：运算密集型处理机制。最有

5、可能实时实现复杂运算的器件！10.1DSP处理器的特点1.哈佛结构，且是多总线结构；31/31Von-NeumannArchitectureHarvardArchitecture取指令和取数据分时进行；取指令和取数据同时进行在DSP中，广泛采取多总线制，以便同时读取几个数据，提高了运算的速度，如C54芯片：C54的多总线结构：高级多总线结构：3个数据总线(CB,DB,EB)1个程序总线(PB)4个地址总线(PAB,CAB,DAB,EAB2.“流水线（pipeline）式”的指令执行31/31实际上，DSP中采用多级流水线结构3.具有硬件乘法器是DSP

6、最突出的特点，从而大大提高了运算速度。数字信号处理中最常用的运算：乘法累加例如，4－bit无符号数相乘：HardwareMicrocode1011x1110100110101011x111000001011.1011..1011...Cycle1Cycle2Cycle3Cycle4Cycle5一步执行10011010一步一步执行例如：C54中的硬件乘法器4.高性能的DSP提供了“并行（parallel）”31/31工作的能力。所谓并行，是指多个DSP，或DSP内部的多个单元同时在完成一个共同的任务；5.片上存储器：(OnchipMemory);专用寻

7、址单元：(AddressingLogic)它们与ALU并行工作;所有这些设置，都是为了提高运行速度；5.片上存储器：(OnchipMemory);专用寻址单元：(AddressingLogic)它们与ALU并行工作;所有这些设置，都是为了提高运行速度；7.高的时钟速度，极快的运算能力：MFLOPS：百万次浮点操作/秒MOPS：百万次操作/秒MIPS：百万条指令/秒Others：MAC、InstructionCycleTimeTMS320C6201DSP时钟：200MHz，运算能力：1600MIPS。1024点的FFT，仅需要70us;TMS320C6

8、4系列的DSP最大时钟速度可达600MHz，因此，时钟周期仅为1.67ns,其运算能力可达4800MIPS；