基于zynq的aes算法的高性能实现

基于zynq的aes算法的高性能实现

ID:35105975

大小:7.54 MB

页数:68页

时间:2019-03-18

基于zynq的aes算法的高性能实现_第1页
基于zynq的aes算法的高性能实现_第2页
基于zynq的aes算法的高性能实现_第3页
基于zynq的aes算法的高性能实现_第4页
基于zynq的aes算法的高性能实现_第5页
资源描述:

《基于zynq的aes算法的高性能实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、10学校代码:004密级:公开知乂麥BEIJINGJIAOTONGUNIVERSITY硕±专业学位论文.r,溯基于ZYNQ的AES算法的高性能实i见■靡幌工程领域计算机技术指导教师吴为帛副教S1:培养院系计算机与信息技术学院IK巧fi—I1i^zzzmI,二零—六年六月励完^胥.iMj於交道乂讓硕±专业学位论文基于ZYNQ的AES算法的高性能实现Ahih-erformancegpimplementation

2、ofAESalgori也mbasedonZYNQ作者:胡文振导师:吴为民北京交通大学2016年6月学位论文版权使用授权书本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特授权北京交通大学可レッ将学位论文的全部或部分内容编入有关数据库进行检索,提供阅览服务,并采用影印、缩印或扫描等复制手段保存、汇编W供查阅和借阅。同意学校向国家有关部口或机构送交论文的复印件和磁盘。学校可W为存在馆际合作关系的兄弟高校用户提供文献传递服务和交换服务。(保密的学

3、位论文在解密后适用本授权说明)学位论文作者签名:导师签名:签字曰期么。:《年《月2曰签字曰期:谷月(^街学校代码:10004密级:公开北京交通大学硕±专业学位论文基于ZYNQ的AES算法的高性能实现h-erformanceAhipimplementationofAESalorithmbasedonggZYNQ作者姓名:胡文振学号:14125175导师姓名:吴为民职称:副教授工程硕±专业领域:计算机技术学位级别:硕±北京交通大学201

4、6年6月I致谢本文的工作是在我的导师吴为民教授的指导下完成的,在选择和研究课题过程中,,给予了很多重要的指导和帮助,吴为民老师提供了许多建议。此外吴为民老师严谨的工作态度,、科学的工作方法深刻的影响着我在吴为民老师的教育和指导下,我的科研能力和专业知识有了很大提高。在此向吴为民老师致W最诚擎的谢意。同时,我要感谢王东老师和李金泉、阐世超两位同学。本设计基于ZYNQ实现,ZYNQZYNQ在王东老师指导我们H人参加的基于的比赛中,我学到了很多关于的知识,对本文的设计也带来了很

5、大的帮助。李金泉和阐世超两位同学也对本文的设计提供了许多帮助。此外,还要感谢实验室成员,他们在实验室环境上提供了极大的便利和帮助,使得本文的工作得W顺利进行。最后,感谢所有对我提供过帮助的老师和同学,他们的帮助使我顺利的完成研究生期间的学业。北京交通大学硕±专业学位论文摘要摘要AES(AdvancedEncryptionStandard),在密码学中又称Rijndael加密法,是美一国联邦政府采用的种区块加密标准,DESDataEncrton用于取代原先的(y

6、piStandard,己被多方分析且广为全世界所使用。AES由美国国家标准与技术研究)院(NIS巧于2001年发布,并在2002年5月26日成为有效的标准,已成为对称密一钥中最流行的算法之。AES算法的实现有多种方式:软件实现比较灵活,通用性强,便于应用到各种场合,可;硬件实现能获得更高的性能W满足许多应用的要求。本文选择使用一—种新型的SoCX,ilinx的ZYNQ器件实现AES算法。ZYNQ为双核架构其PS(ProcessingSystem)侧可运行操作系统,执行软件程序,完成各种

7、任务,化ProgrammableLogic侧可完成AES算法的优化和加速,提供给PS侧使用,双()方通过高性能的AXI总线进行数据交互,。由于ZYNQ架构的优势与W往的设计相比,本设计同时具备了软件实现的通用性和硬件实现的高性能。本文首先研究AES算法结构,对,对算法中多次使用的子模块进行深入分析关键模块字节替换和列混淆做了优化,采用VIVADO开发工具,使用VHDL硬件描述语言完成AES算法的设计输入、功能测试、时序仿真。然后将设计的AES算法封装为符合AXI总线协议的IP核,实

8、现设计复用。AES算法IP可集成到PL侧,作为标准AXI流模块供PS侧软件程序调用,。在各模块仿真正确的基础上将AES算法IP集成到系统工程中,在ZedBoard开发板上完成了最终实际测试,通过AES算法巧和AES计算平台两者的结果对比验证了设计的正确性。最后给出了AES算法的性能分析和资源占用,结果表明本设计性能优异lice。本设计使用了1844个SLUTs、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。