基于fpga的高性能fft算法实现研究

基于fpga的高性能fft算法实现研究

ID:33619814

大小:1.56 MB

页数:81页

时间:2019-02-27

基于fpga的高性能fft算法实现研究_第1页
基于fpga的高性能fft算法实现研究_第2页
基于fpga的高性能fft算法实现研究_第3页
基于fpga的高性能fft算法实现研究_第4页
基于fpga的高性能fft算法实现研究_第5页
资源描述:

《基于fpga的高性能fft算法实现研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、硕士学位论文基于FPGA的高性能FFT算法实现研究燕山大学2009年3月万方数据国内图书分类号:TP332国际图书分类号:621.39工学硕士学位论文基于FPGA的高性能FFT算法实现研究硕士研究生导师申请学位级别学科、专业::::徐娜杨鼎才副教授工学硕士电路与系统万方数据所在单位授予学位单位:信息科学与工程学院:燕山大学ClassifiedIndex:TP332U.D.C.:621.39DissertationfortheMasterDegreeinEngineeringIMPLEMENTATIONANDRE

2、SEARCHOFHIGH-PERFORMANCEFFTALGORITHMBASEDONFPGACandidate:Supervisor:AcademicDegreeAppliedfor:Speciality:University:万方数据XuNaProf.YangDingcaiMasterofEngineeringCircuitsandSystemsYanshanUniversity燕山大学硕士学位论文原创性声明本人郑重声明:此处所提交的硕士学位论文《基于FPGA的高性能FFT算法的实现》,是本人在导师指导下,在燕山

3、大学攻读硕士学位期间独立进行研究工作所取得的成果。据本人所知,论文中除已注明部分外不包含他人已发表或撰写过的研究成果。对本文的研究工作做出重要贡献的个人和集体,均已在文中以明确方式注明。本声明的法律结果将完全由本人承担。作者签字:日期:年月日燕山大学硕士学位论文使用授权书《基于FPGA的高性能FFT算法的实现》系本人在燕山大学攻读硕士学位期间在导师指导下完成的硕士学位论文。本论文的研究成果归燕山大学所有,本人如需发表将署名燕山大学为第一完成单位及相关人员。本人完全了解燕山大学关于保存、使用学位论文的规定,同意学

4、校保留并向有关部门送交论文的复印件和电子版本,允许论文被查阅和借阅。本人授权燕山大学,可以采用影印、缩印或其他复制手段保存论文,可以公布论文的全部或部分内容。保密□,在本学位论文属于不保密□。(请在以上相应方框内打“√”)年解密后适用本授权书。作者签名:导师签名:日期:日期:年年月月日日万方数据摘要快速傅立叶变换(FFT)作为时域和频域转换的基本运算,是数字谱分析的必要前提。传统的FFT使用软件或DSP实现,高速处理时实时性较难满足,因此专用集成电路(ASIC)和可编程逻辑器件(以现场可编程门阵列FPGA为

5、代表)应运而生。速度上ASIC更占优势,但是随着点数的增加,芯片面积将迅速扩大,也就意味着成本的提高。而FPGA内部含有硬件乘法器,大量的存储单元和可编程I/O,十分适合于FFT处理器的实现,而且相对ASIC,成本低廉,可以反复编程,便于调试,也更具市场竞争力。本文提出了1024点FFT处理器在FPGA中的设计与实现方法。(1)该方法采用了按时间抽取(DIT)基-4算法和5级流水线结构,并对核心单元蝶形处理器和流水线结构进行改进设计,使其在节约了大约75%的硬件面积的同时还大大提高了运算的速度,从而达到系统高速实时的要

6、求。(2)设计内置双端口RAM存储数据,控制简单,而且速度很快;用ROM存储旋转因子,并采用查找表的方式取数,节省时间。(3)为了避免数据溢出,采用块浮点结构来表示数据,这是对定点和浮点数一种很好的折中,节省了大量器件资源。(4)最后通过Matlab仿真结果对硬件实现FFT算法进行验证,以证明本文所提出的方法的正确性。试验结果表明,该方法在保证运算精度和实现复杂度的同时,提高了处理器的数据时钟频率和处理速度,达到了预期的目标。关键词快速傅立叶变换;现场可编程门阵列;蝶形处理器;流水线结构;块浮点结构万方数据Abstra

7、ctFastFourierTransformisanecessarypreconditionofdigitalspectralanalysisasthebasiccomputingbetweenthetimedomainandfrequencydomain.ThetraditionalFFTusessoftwareorDSPtorealize,whichisdifficulttomeetreal-timeinhighspeedprocessing.Applicationspecificintegratedcircuit

8、(ASIC)andprogrammablelogicdevice(representedbyfieldprogrammablegatearray,FPGA)arisesatthehistoricmoment.ASIChastheadvantageinthespeed,butthechipareawillexpandrapidlyw

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。