简易数字信号传输性能研究仪

《简易数字信号传输性能研究仪》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2011年全国大学生电子设计竞赛简易数字信号传输性能分析仪（E题）【本科组】2011年9月6日16/20摘要本系统基于XilinxSpartan系列FPGA设计的一个简易数字信号传输性能分析仪，ISE环境下使用Verilog语言编程，产生m序列，并且可以数据率10K~100K的变化，从而实现数字信号发生器和为伪随机信号发生器。利用信号经过低通滤波器和对伪随机信号的衰减求和来模拟传输信道。数字信号分析电路利用锁相环来提取同步时钟，以此显示数字信号的眼图。关键词：FPGA；m序列；信道模拟；低通滤波；锁相环；眼图；16/20目录1系统方案11.1信号

2、发生模块的论证与选择11.2低通滤波器的论证与选择11.3电源模块的论证与选择22系统理论分析与计算22.1低通滤波器设计22.1.1定义:22.1.2带外衰减:22.2m序列数字信号22.2.1定义：22.2.2特性：32.2.3产生：32.3同步信号提取32.3.1定义：32.3.2原理：32.3.3通过数字锁相环同步频率42.4眼图显示方法：42.42成因：42.43作用：43电路与程序设计43.1电路的设计43.1.1系统总体框图43.1.2数字信号发生子系统框图与电路原理图53.1.3信号处理子系统框图与电路原理图63.1.4电源73.

3、2程序的设计83.2.1程序功能描述与设计思路83.2.2程序流程图84测试方案与测试结果104.1测试方案104.2测试条件与仪器114.3测试结果及分析114.3.1测试结果(数据)134.3.2测试分析与结论15附录1：电路原理图16附录2：源程序1716/2016/20简易数字信号传输性能分析仪（E题）【本科组】1系统方案本系统主要由信号发生模块、低通滤波器模块、电源模块、数字信号分析模块，组成，下面分别论证这几个模块的选择。1.1信号发生模块的论证与选择数字信号发生器实现函数f1(x)，产生伪随机序列，它的逻辑功能包括逻辑移位和逻辑反馈

4、。使用的逻辑功能器件包括移位寄存器和异或门等器件，可以有如下方案完成。方案一：分立原件设计方案运用移位寄存器芯片与异或门等数字芯片，通过晶体振荡器产生同步时钟。在同步时钟作用下，通过各种逻辑关系构成。这种设计方案的优点是结构简单，调试方便，缺点是灵和性差，集成度低，没有可编程逻辑器件编程灵活的优点，且反馈线路多，制作PCB板相对困难。方案二：单片机编程设计方案利用单片机的定时器提供同步时钟，通过的CPU建立伪随机序列产生多项式，对单片机端口的编程输出信号。它的优点是定时器编程灵活，伪随机序列产生方便，缺点是由于定时器的中断响应的延时，使通信信号产

5、生抖动。当速率较高时，单片机的时钟较低而不能满足要求方案三：可编程逻辑器件方案现场可编程逻辑器件（FPGA）具有非常高的时钟和大的逻辑处理容量，灵活的编程功能，它不仅能够非常方便的实现逻辑移位、逻辑运算，以及数字信号处理能力，如数字低通滤波器、数字带通滤波器等。同时对时钟分频，锁相，以及并行处理。因此，通过一片FPGA可以兼顾信号的伪随机码产生和噪声码的产生。同时，由于FPGA端口电平的灵活性，非常方便与其它电平兼容。综合以上三种方案，选择方案三。1.2低通滤波器的论证与选择在本方案中，由于采用FPGA方案，对低通滤波器的选择有两种途径，一种是使

6、用数字滤波加上D/A转换器，另一种是数字输出后使用模拟滤波器。前者具有较好的灵活性，但是，D/A转换器的精度，以及数字采样速率会影响波形质量，所以，一般情况下还需要一个低通滤波器。另一种途径是直接采用模拟滤波器，对不同频率使用不同的参数。比较两种途径，我们认为使用模拟滤波器方案比较成熟，通过电阻的变化替代数字滤波器更为简单。所以，本方案使用模拟滤波器。下面分析模拟滤波器设计的几种方案：方案一：使用契比雪夫滤波器，设计二阶低通滤波器，特点是Q值较高，但是通带内外起伏大，对于通信编码信号影响大，产生失真。方案二：16/20使用巴特沃斯低通滤波器，设计

7、二阶低通滤波器，特点是Q值低，但是频带内外平坦，适合于通信数字编码的边缘滤波。为了保证滤波特性，可以使用三阶滤波，从而使滤波效果更好，。方案三：使用巴特沃斯滤波器，在技术方案中，使用双二次型巴特沃斯滤波器。它与压控电压源或无限增益多路反馈滤波器相比，它要用更多的元件，但却便于调整并具有很好的稳定性，并且调整频率是独立的。综合以上三种方案，选择方案三。1.3电源模块的论证与选择方案一：信号发生器供电，电压可调选择的电压范围大，精度高。但端口有限。方案二：自制电源模块，此次系统的供电电压有3.3v，±5v，±12v几种从方便使用，便于与系统集成综合考

8、虑采用自制电源模块。1.4数字信号分析模块的论证与选择方案一：基于FPGA的锁相环提取同步时钟很高的灵活性和可靠性,可以提高集成度和设计