分辨率可配置型高速sar adc的研究与设计

分辨率可配置型高速sar adc的研究与设计

ID:35047266

大小:5.10 MB

页数:85页

时间:2019-03-17

分辨率可配置型高速sar adc的研究与设计_第1页
分辨率可配置型高速sar adc的研究与设计_第2页
分辨率可配置型高速sar adc的研究与设计_第3页
分辨率可配置型高速sar adc的研究与设计_第4页
分辨率可配置型高速sar adc的研究与设计_第5页
资源描述:

《分辨率可配置型高速sar adc的研究与设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、4击种成A著RONKC巨ANDTECHNOLOGY〇FCH1NAUNIVERSITYOFELECTICscIE硕±学位论文MASTERTHESIS:::::|C\论文题目分辨率可酌置型高速SARADC的妍究与设计i^学科专业微电予学与圃体电子学学号201321Q3Q124r王伟作者烛名—指导教师宁宁教授?.?....,?',■-???.

2、■'.独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加W标注和致谢的地方夕h,论文中不包含其他人己经发表或撰巧过的研究成果,也不包含为获得电子科技乂学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者難名::£F1期;如/矣年/月/口论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,

3、有权保留并向国家有关部口或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可将学位论文的全部或部分内容编入有关数,据库进巧检索可W、采用影缩印印或扫描等复、制手段保存汇。编学位论文(保密的学位论文在解密后应遵此)守规定=作者签名至签:导师名午/^<^日期:从日年月/*分类号密级注1UDC学位论文分辨率可配置型高速SARADC的研究与设计(题名和副题名)王伟(作者姓名)指导教师宁宁教授电子科技大学成都(姓名、职称、单位名称)申请学位级别硕士学科

4、专业微电子学与固体电子学提交论文日期2016.03.18论文答辩日期2016.05.10学位授予单位和日期电子科技大学2016年06月答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号。RESEARCHANDDESIGNOFARESOLUTION-RECONFIGURABLEHIGHSPEEDSARADCAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:Microelectronic

5、sandSolid-StateElectronicsAuthor:WangWeiAdvisor:Prof.NingNingSchool:SchoolofMicroelectronicsandSolid-StateElectronics摘要摘要超宽带中高精度模数转换器(Ultra-widebandmiddle-to-highresolutionADC)作为射频前端数据转换器,在无线通信领域扮演着举足轻重的角色。随着工艺尺寸收缩和电源电压降低,器件短沟道效应愈发显著,高性能模拟电路设计愈发困难,作为首选

6、方案的流水线型模数转换器(PipelineADC)越来越凸显出其局限性。逐次逼近型模数转换器(SARADC)作为新兴方案,其结构简单,功耗低,面积小,易于集成,近几年得到迅速发展,成为时间交织模数转换器(Time-interleavedADC)的单通道最优解决方案,逐渐在无线通信领域占领一席之地。本论文将高速中高精度SARADC列为研究对象,针对各个模块详细分析了用于提高速度的技术措施,并在CMOS55nm1P8M工艺下实现了一款单通道SARADC,其分辨率可在10bit到12bit之间进行配置,采

7、样频率达到100MS/s。为保证系统稳定性,该SARADC采用纯静态逻辑进行设计,避免动态逻辑中浮空节点受漏电,串扰等影响;为提高转换速度,该SARADC采用新型的SAR逻辑电路和极低的DAC电容来优化数字延迟时间和DAC建立时间,新型SAR逻辑电路采用了锁存器型SAR单元,可改善传统触发器的高延迟缺陷,DAC采用非二进制冗余技术,可降低建立时间要求,提高噪声容错能力;为提高系统精度,该SARADC被设计成支持两种不同切换模式,以配合特定时间交织校正算法的实施;为提高系统灵活性,该SARADC支持分

8、辨率配置功能,以应对不同性能要求场合,避免精度浪费;为提高系统易用性,该SARADC使用自适应延迟电路控制SAR环路延迟时间,能够实时跟踪工艺角,温度,电源等变化并作出相应调整;为控制芯片成本,该SARADC的“版图设计—后仿真—电路参数优化”过程被多次循环,力求以最小芯片面积实现最优性能。后仿真结果表明,该SARADC在100MS/s采样频率,输入信号频率接近奈奎斯特(Nyquist)频率时,具有10.6bit的有效位数(ENOB),74.9dB的无杂散动态范围(S

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。