10-bit高精度低功耗sar adc设计研究

10-bit高精度低功耗sar adc设计研究

ID:33803467

大小:9.74 MB

页数:73页

时间:2019-03-01

10-bit高精度低功耗sar adc设计研究_第1页
10-bit高精度低功耗sar adc设计研究_第2页
10-bit高精度低功耗sar adc设计研究_第3页
10-bit高精度低功耗sar adc设计研究_第4页
10-bit高精度低功耗sar adc设计研究_第5页
资源描述:

《10-bit高精度低功耗sar adc设计研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、;臻交硕士学位论文10-bit高精度低功耗SARADC设计研究1O-bitHighPrecisionLowPowerSARADCDesignResearch作者:梁秋璐导师:李哲英教授北京交通大学2014年4月学位论文版权使用授权书~I!I//l/垡I/HI/ll/I////9/I////3//////3////t/5///t//。HI//i本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索,提供阅览服务,并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校向国家有关部门或机构送交

2、论文的复印件和磁盘。(保密的学位论文在解密后适用本授权说明)学位论文作者签名主擎辛K襁签字日期:汐纪,年4月叫同导师签名:签字日期:'铧一年够月VFi中图分类号:TN453UDC:621.38学校代码:10004密级:公开北京交通大学硕士学位论文10一bit高精度低功耗SARADC设计研究1O-bitHighPrecisionLowPowerSARADCdesignResearch作者姓名:梁秋璐导师姓名:李哲英学位类别:工学学号:11120031职称:教授学位级别:硕士学科专业:微电子学与固体电子学研究方向:混合信号IC设计北京交通大学2014年4月致谢本论文的工作是在我的导

3、师李哲英教授的悉心指导下完成的,李哲英教授严谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢三年来李哲英老师对我的关心和指导。李哲英教授悉心指导我们完成了实验室的科研工作,在学习上和生活上都给予了我很大的关心和帮助,并对于我的科研工作和论文都提出了许多的宝贵意见,在此向李哲英老师表示衷心的谢意。在实验室工作及撰写论文期间,杨俊峰等同学对我论文中的研究工作给予了热情帮助,在此向他们表达我的感激之情。另外也感谢家人,他们的理解和支持使我能够在学校专心完成我的学业。北京交通大学硕士学位论文中文摘要摘要:逐次逼近型ADC,简称SAR(Successive—Approxi

4、mation—Register)ADC,是一种具有中等转换精度(8bit-16bit),中等采样速度(转换速率一般情况下低于5MS/s)的结构,然而在CMOS制造工艺下,却能够保证较低功耗和较小的芯片面积。同高精度的∑一△型,或是高速的FLASH型相比较而言,SAR在速度、精度、功耗和价格各方面具有着综合优势,因此其具有更广泛的应用范围。近些年来,极低电压电路设计以其极低的功耗而吸引了大量的注意力,并将广泛运用于无线传感器网络。SAR—ADC可以达到速度和精度的合理折衷,其成为适合应用在对速度要求不高却需要满足低功耗要求,和高精度信号处理应用的最佳方案。因此本次课题为“lO—b

5、it高精度低功耗SARADC设计研究”,主要研究如何通过改进提高转换精度,减小电容失配,增加SAR的有效位数,并不断降低功耗,减小芯片面积。本文设计完成了一个lObit电荷定标型SAR-ADC,并主要完成了对其系统核心部分开关电容DAC部分的精度和功耗优化。电荷定标型DAC是利用二进制加权电容阵列来实现电荷的再分配,从而完成数字信号到模拟信号的转换。这种结构可以应用在只有一个参考电压的情况下,对有极性的输入电压进行转换。但随着SAR分辨率增大,位数增多,电容值和电容数量呈现指数增加,不仅降低了转换速度,而且占用了较大的芯片面积,同时电容的失配误差会引入非线性误差,影响精度。因此

6、,本文采用改进型电容阵列结构,即分段式电容阵列结构。在分段式结构中,将电容阵列分为高位和低位两个部分,使得电容数量不再呈现指数倍增长,从而大大减少了电容的数量,减小了版图面积,同时由于放大器的高增益和负反馈特性,输入节点相当于虚地,因此可以消除电容阵列的非线性,并通过由单元电容并联的方式来得到其他所需的电容值,可以有效的减少由电容失配引起的误差。同时,对于混合信号集成电路的SOC设计来说,在版图布局方面,采取了一系列的优化方法,如采用共质心对称布局、模拟数字相互隔离、添加保护环以抑制闩锁效应等办法,提高了芯片的抗干扰能力,降低噪声,提高芯片工作稳定性。本次设计基于SMICO.3

7、5um混合CMOS工艺,实现了一个lObit混合信号SAR-ADC的系统化设计,工作电压为3.3v,时钟频率200KHz,功耗约为5mW。运用Cadence软件,进行版图设计,整体芯片面积为1600.1350(um2),并投片进行批量生产,以实现芯片的工业化应用。关键词:逐次逼近型;ADC;开关电容;分段式;版图匹配;数模隔离分类号:TN453ABSTRACTABSTRACT:SAR(Successive—Approximation.Register)ADC,whichhasmoderate

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。