6.25gbps高速串行多协议数据发送器的设计

《6.25gbps高速串行多协议数据发送器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、密级：公开硕士学位论文6.25Gbps高速串行多协议数据发送器的设计DesignoftheDataTransmitterfor6.25GbpsHigh-SpeedSerialMulti-ProtocolInterface作者姓名：陈亚楠学科、专业：微电子学与固体电子学指导教师：岳素格完成日期：2016.4.14中国航天科技集团公司ChinaAerospaceScienceandTechnologyCorporation独创性说明作者郑重声明：本硕士学位论文是我个人在导师指导下进行的研究工作及取得研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已

2、经发表或撰写的研究成果，也不包含为获得中国航天科技集团公司第一研究院或者其他单位的学位或证书所使用过的材料。与我一同工作的同志对本研究所做的贡献均已在论文中做了明确的说明并表示了谢意。作者签名：日期：中国航天科技集团公司硕士学位论文摘要串行差分传输因其低功耗、抗干扰能力强和高速等特点，已成为目前的主流趋势，被广泛应用于嵌入式系统、系统总线、网络等，并且有相应的工业标准的支持，例如（Rapid/IO、PCIE、XAUI等）。这些标准有着相似的传输速率，却在物理层结构上有着不同的电气指标要求。基于接口通用性的需求，本文设计了一款同时适用于Rapid/IO、PCIE、XAUI

3、这3种协议的多协议发送器电路。本文结合提及的三种协议规范和高速串行通信中面临的信号完整性问题，对整体发送器电路结构划分为3大模块，包括时钟产生（clkgen）模块、10:1的并转串模块（p2s）和带预加重的驱动器（driver）模块。针对驱动器模块，主要采用基于SST（Source-Series-Terminated）结构，并且带有3-tap的预加重（pre-emphasis）的接口电路用作发送器的驱动端，同时实现了终端阻抗、输出幅度和预加重的分别独立可调。最后，在对版图设计中遇到的寄生效应和版图规则的分析基础上，基于65nm的CMOS工艺完成了发送器电路的整体版图设计

4、。本文使用Cadence中的Calibre工具对版图进行R+C+CC寄生参数的提取，完成了后仿真验证。后仿结果表明在典型条件下信号能达到的最大传输速率为6.25Gbps，差分输出信号摆幅为520mV-1280mV，眼图抖动的最大值为2.48ps，3-tap的预加重能实现的最大加重值pre_shoot为+5.24dB，de_emphasis为-8.05dB。仿真结果表明设计的发送器电路功能正常，性能良好，工作稳定，并且满足多协议设计的电平指标要求。整个版图的面积近似为387.27umX117.37um。关键词：多协议；发送器电路；预加重；SST结构-I-陈亚楠：6.25G

5、bps高速串行多协议数据发送器的设计DesignoftheDataTransmitterfor6.25GbpsHigh-SpeedSerialMulti-ProtocolInterfaceAbstractSerialcommunicationhasbecomeamainstreamtrendbecauseofitslowpowerconsumption,high-speedandanti-interferenceabilitycharacteristics.Itiswidelyusedinembeddedsystems,bussystems,networks,etc,a

6、ndhascorrespondingindustrystandardstosupport,suchasRapid/IO,PCIE,XAUI.Theseprotolshavesimilarserialtransmissiondatarate,buthavedifferentelectriccharacteristicsinphysicalleveltosomeextent.Basedonuniversalinterfacerequirement,thispaperdesignedatransmittercircuitforRapid/IO,PCIE,XAUItheseth

7、reeprotocols.Thepapercombinedwithmentionedprotocols’specificationrequirementsandthesignalintegrityfacedbyhigh-speedserialcommunication,dividedthewholetransmittercircuitintothreemodulesincludingaclockgeneration(clkgen)module,10:1paralleltoserialconvertion(p2s)moduleandadri