基于RocketIO的高速串行协议设计与实现.pdf

《基于RocketIO的高速串行协议设计与实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第27卷第4期2014年7月机电产品开笈与剀新Development＆InnovationofMachinery&ElectricalProductsV01．27，No．4July．，2014文章编号：1002-6673(2014)04—127--03基于RocketlO的高速串行协议设计与实现岳超峰，张亮(陕西凌云电器集团有限公司设计所，陕西宝鸡721006)摘要：采用Xilinx公司Virtex一5系列FPGA内嵌模块RocketlOGTP1．8--RocketlO作为高速串行协议的物理层，利用其8B／10B的编解码和串化、解串功能，实现了两板间基

2、于数据帧的简单高速串行传输，并在ISE环境中对整个协议进行了仿真，当系统频率为80MI-Iz，串行速率在800Mbps时，在实验板上用ChipScope抓取的数据表明能够实现两板闽数据的高速无误串行传输。关键词：RocketlO；高速串行传输；协议中图分类号：TP311．54文献标识码：Adoi：10．3969，j．issn．1002—6673．2014．04．049DesignandImplementationofHighSpeedSerialTransmissionProtocolBasedonRocketIOYUEChao一屁蜡，ZHANG￡切皤

3、(ShaanxiLingyunElectronicsGroupCo．，Ltd．，BaliShaanxi721006，China)Abstract：lq．ocketlO，theRocketlOGTP1．8module，whichisembeddedintheVirtex一5FPGAofXilinxcompany。isused85dlephysi—callayerofsimplehighspeedserialtransmissionprotoc01．Thefunctionof8B／10B、serializeanddeserializearein廿oduce

4、dtoimplementhighspeedtransmissionbetweentwoboardsbasedondatapackeB．AndtheprotocolissimulatedinISEenvironment，whensystemclockis80MHz，serialspeedis800Mbps，theresultisobtainedbychipscopeontheempiricalboard，SOthetransmissionisright．Keywords：RocketlO；highspeedserialtransmission；proto

5、col0引言随着对信息流量需求的不断增长．传统并行接El技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——R0cketl0正在取代传统并行总线而成为高速接口技术的主流。RocketlO是指串行器(Sefializor)和解串器(Desefializer)的统称。其串行频率已从第一代的2．5G／3．125G到现在发展到10GHZ以上。同时设计已逐渐IP化。并作为IP核嵌入到需要高速I／0接口的大规模集成电路中。RocketlO正是嵌入到Xilinx公司生产的Virtex一5系列的FPGA中。本文就是把RocketlO作为串行协议

6、的物理层，来实现板间的高速串行数据传输。文章首先对RocketlO进行了简单的介绍，然后提出了采用该RocketlO设计协议的要点．修稿日期：2014—06—09作者简介：岳超峰(1978-)，男，陕西宝鸡人，工程师。主要从事复杂数字信号处理、接口控制方面的应用与开发：张亮(1982一)，男，陕西凤翔人，工程师。主要从事数字电路设计、嵌入式系统方面的应用与开发。最后在Virtex一5系列FPGA上实现了一个简单的串行通信协议并给出了实验板测试结果。1Rocketl0简介RocketIO是集成在Viaex一5系列FPGA中的灵活、功能可配置的千兆位级串行

7、收发器。串行传输速度在200Mbps一3．125Gbps，可选8B／10B编解码，可编程逗点检测，这些特点使其可以理想的应用于需要高速串行传输的场合，图1为其结构框图。从图1可以看到，RocketlO主要由PMA(PhysicalMediaAttachment)和PCS(PhysicalCodingSublayer)两部蜊恭目篙矧燃。旧嚣图1RocketlO结构框图Fig．1thestructurecuagi'amoftheRocketlO127·测试与控制·分组成，其中PMA部分主要包括串行器和解串器、发送和接收缓冲区、高速时钟产生器和线路时钟恢复单

8、元；PCS部分主要包括8B／10B编解码、弹性缓冲区(支持信道绑定和时钟修正)和CRC32校验