电子论文-集成电路抗esd设计中的tlp测试技术

电子论文-集成电路抗esd设计中的tlp测试技术

ID:34659595

大小:252.59 KB

页数:3页

时间:2019-03-08

电子论文-集成电路抗esd设计中的tlp测试技术_第1页
电子论文-集成电路抗esd设计中的tlp测试技术_第2页
电子论文-集成电路抗esd设计中的tlp测试技术_第3页
资源描述:

《电子论文-集成电路抗esd设计中的tlp测试技术》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子产品可靠性与环境试验Aug.2003NO.4集成电路抗ESD设计中的TLP测试技术罗宏伟,师谦(1.西安电子科技大学微电子研究所,陕西西安710071;2.信息产业部电子第五研究所,广东广州510610)摘要:介绍了一种研究器件和电路结构在EsD期间新的特性测试方法—一.Il法,该方法不仅可替代舳艇测试,还能帮助电路设计舜详纲地分析器件和结构在ESD过程中的运行机制,有目的地进行器件E∞保护电路的设钎,提高器件的抗ESD水平。,。;关键词:静电放电;传输线脉冲测试技术;人体模型_l中圈分类号:TN4o7蠢文ij睫标识码:A1.TLPTestTechniquesforESD

2、ProtectionDesignLUOHong—wei一.ShiQian(1.MicroelectronicsInstitute,XidianUniversity,Xi’an710071,China;2.CEPREI,Guangzhou510610,China)Abstract:Anewtestmethod,TLItesttechniques,forinvestigatingthecharacteristicofdevicesandstructuresungergoingESDwasintroduced.ThismethodcannotonlysubmittedtheHBMt

3、est,butalsohelpthecircuitengineertoanalyzeindetailtheoperationmechanismofdevicesandstruc—turesduringESD,designtheESDpreventivecirc,andimprovetheESDperformance.Keywords:ESD;TLP;testtechniques;HBM1引言测试、评价集成电路ESD可靠性水平的需求。在MIL—STD一883E方法3015.7以及GJB随着集成电路工艺的不断发展和进步,保持548A一96方法3015中,都规定了人体模型和提高集成

4、电路的静电特性成为一个永恒的挑(HBM)的ESD测试方法,但HBM模型仅仅是一种战。而工艺尺寸的迅速缩小,要达到集成电路一测试评价的方法,采用的指数波形过于复杂,对次设计成功、降低设计风险、缩短产品进入市场研究器件ESD特性很不方便。作为它的替代方的时间等目标,对ESD可靠性的要求也就越来越法,1985年由MaloneyTJ¨等提出了传输线脉冲高。同时,新的工艺产生了新的半导体器件模(TLP:TransmissionLinePulse)的测试方法,并在型,出现了新的边界条件,这些也增加了ESD可随后的几年中得到了不断的发展,目前已成为电靠性设计的复杂度。所有这些外部和内部的发

5、展路设计工程师研究ESD保护电路的特性,进行要求都加速了对集成电路进行ESD可靠性设计和收稿日期:2003—04—09作者简介:罗宏伟(1968一),男,湖南长沙人,信息产业部电子第五研究所研究分析中心高级工程师,西安电子科技大学微电子研究所博士研究生,主要从事微电子可靠性物理研究、分析与设计工作。第4期罗宏伟等:集成电路抗ESD设计中的TLP测试技术ESD设计的重要依据。接人到被测器件上后,抑制线路中的反射脉冲。传本文介绍了TLP测试的基本原理和TLP电路输线首先被充电到高电压,然后对要测试分析的器结构示意图,并介绍了它的测试技术,最后给出了件放电。这与给一个电容器充电然后

6、对器件放电的其相对于HBM测试在研究器件ESD特性上的优情况类似,但电容器充放电产生的电流波形很复点。杂,而传输线方法则避免了这种情况。图2为产生的典型TLP脉冲曲线。脉冲宽度t=2/C,这里为传2TLP测试技术输线的长度;C为传输速率,通常C=20elTl/13.S⋯。TLP表示传输线脉冲测试是一种用短脉冲3TLP测试方法(50~200ns)来测量集成电路内ESD保护电路电流/电压特性的方法。这个短脉冲用来模拟作用于TLP测试前要先对电路中的传输线充电,测试集成电路的短ESD脉冲,恒定阻抗的传输线可以时,将被测器件接人,传输线通过被测器件放电,产生恒定幅度的方波。改变电路的

7、输入电压和传输线的长度可以模拟在不TLP测试是把方波测试脉冲加到待测器件同能量中的ESD脉冲,从而得到器件的抗ESD的(DUT)的两脚之间进行测试。将测试脉冲引到能力。图3是利用TLP方法测试晶片的示意图【2l。DUT上的最常用方法是从一个接地的56Q电阻和一个与待测的DUT脚串联的500~1500(电阻之间引出脉冲,公共脚连到地以提供脉冲电流回路。测试时将这个脉冲加到器件的测试结构上,同时测试结构两端的电压及流过的电流。通过适当的测试结构和测试参数,可以评价金属、多晶、单个晶体管以至整个电路的ESD水

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。