数字电子技术基础 第6章

《数字电子技术基础 第6章》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章时序电路的分析与设计第6章时序电路的分析与设计6.1时序电路概述6.2同步时序逻辑电路的分析6.3异步时序电路的分析方法6.4同步时序电路的设计方法第6章时序电路的分析与设计6.1时序电路概述6.1.1时序电路的特点逻辑电路分为两类：一类是组合逻辑电路，另一类是时序逻辑电路。在组合逻辑电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；在时序逻辑电路中，任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状态，即与过去的输入情况有关。第6章时序电路的分析与设计与组合逻辑电路相比，时序逻辑电路有两个特点：第一，时序逻辑电路包含组合逻辑

2、电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成；第二，存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路的内部输出，它将控制存储电路状态的转移。x………z11xznm组合逻辑电路…qy11q存储电路yjk图6-1时序逻辑电路的结构框图第6章时序电路的分析与设计在图6-1时序逻辑电路的结构框图中，X（x1,x,…,x）2n为外部输入信号；Q（q,q,…,q）为存储电路的状态输12j出，也是组合逻辑电路的内部输入；Z（z,z,…,z）为外１2m部输出信号；Y（y,y,…,y）

3、为存储电路的激励信号，也12k是组合逻辑电路的内部输出。在存储电路中，每一位输出q(i=1,2,…，j)称为一个状态变量，j个状态变量可以组成i2j个不同的内部状态。时序逻辑电路对于输入变量历史情况的记忆就是反映在状态变量的不同取值上，即不同的内部状态代表不同的输入变量的历史情况。第6章时序电路的分析与设计nnnnnnnzf(x,x,,x,q,q,,q)1112n12jnnnnnnnz2…f2(x1,x2,,xn,q1,q2,,qj)nnnnnnnzf(x,x,,x,q,q,,q)mm12n12jnnnnnnnyg

4、(x,x,,x,q,q,,q)1112n12jnnnnnnny2…g2(x1,x2,,xn,q1,q2,,qj)nnnnnnnyg(x,x,,x,q,q,,q)kk12n12jn1nnnnnnqh(y,y,,y,q,q,,q)1112n12jn1nnnnnnq2…h2(y1,y2,,yk,q1,q2,,qj)n1nnnnnnqh(y,y,,y,q,q,,q)jj12k12j第6章时序电路的分析与设计其中，第一个方程组称为输出方程，第二个方程组称为驱动方程（或激励

5、方程）,第三个方程组称为状态方程。方程中的上标n和n+1表示相邻的两个离散时间（或称相邻的两个节nnn拍），如q、q、、q表示存储电路中每个触发器的当前12jn1n1n1状态（也称现状态或原状态），q、q、、q表示存12j储电路中每个触发器的新状态（也称下一状态或次状态）。以上三个方程组可写成如下形式：nnnZF(X,Q)nnnYG(X,Q)n1nnQH(Y,Q)第6章时序电路的分析与设计从以上关系式不难看出：时序逻辑电路某时刻的输出Zn决定于该时刻的外部输入Xn和内部状态Qn；而时序逻辑电路的下一状态Qn+1同样决定于Xn和Qn。时序逻辑电路的工

6、作过程实质上就是在不同的输入条件下，内部状态不断更新的过程。以上三个方程人们习惯写成如下形式：ZF(X,Q)YG(X,Q)n1QH(Y,Q)第6章时序电路的分析与设计6.1.2时序电路的分类&&ZQQQ0121J1J1JC1C1C11K1K1KCPFFFFFF012图6-2同步二进制加法计数器第6章时序电路的分析与设计&ZQQ011J1J1JQ2CPC1C1C11K1K1KFFFFFF012图6-3异步二进制加法计数器第6章时序电路的分析与设计时序电路按输出信号的特点又可以分为米里（Mealy）型和摩尔(Moore)型时序电路两种。Mealy型时序电路的输出函数为Z

7、=F（X，Q），即某时刻的输出决定于该时刻的外部输入X和内部状态Q，如图6-4所示的Mealy型串行加法器电路。在该电路中，a、b为串行数据输入，s为串行iii数据输出，s=a+b+c，或s=a+b+Q。Moore型时序电路iiii-1iii的输出函数为Z=F（Q），如图6-5所示的Moore型串行加法器电路。在该电路中串行数据输出s=Q。Mealy型串行i1加法器电路和Moore型串行加法器电路具有相同的逻辑功能，但Moore型串行加法器电路的输出比Mealy型串行加法器的输出迟一个节拍。第6章时序电路的分析与设