逻辑分析仪同步采样的原理及应用

《逻辑分析仪同步采样的原理及应用》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、逻辑分析仪应用从入门到精通(二十六)逻辑分析仪同步采样的原理及应用TechnicalNoteTN01010101V1.00Date:2014/07/10工程技术笔记类别内容关键词逻辑分析仪、同步采样摘要广州致远电子股份有限公司广州致远电子股份有限公司逻辑分析仪应用从入门到精通逻辑分析仪修订历史版本日期原因V1.002014/07/10创建文档工程技术笔记©2013GuangzhouZHIYUANElectronicsStockCo.,Ltd.i广州致远电子股份有限公司逻辑分析仪应用从入门到精通逻辑分析

2、仪目录1.引言...........................................................................................................................12.同步采样原理...........................................................................................................23.单边沿同

3、步采样实例...............................................................................................34.双边沿同步采样模式...............................................................................................45.总结.........................................

4、..................................................................................5工程技术笔记©2013GuangzhouZHIYUANElectronicsStockCo.,Ltd.1广州致远电子股份有限公司逻辑分析仪应用从入门到精通逻辑分析仪1.引言在数字电路系统中，各种芯片使用不同的总线协议进行数据交换，通常低速信号采用的多为异步总线模式。比如10MHz数量级的MCU外部总线，SRAM，异步FLASH等，而在数据

5、率较高时，特别是当数据率高于100MHz数量级时，大多都采用同步总线，比如PCI，SDRAM等，当数据率再上升到200MHz以上时，并行总线均过渡为多倍数据率的传输模式，比如DDRSDRAM，PCI-X2.0以及FSB等。在使用逻辑分析仪分析这一类总线时，应采用同步采样模式。工程技术笔记©2013GuangzhouZHIYUANElectronicsStockCo.,Ltd.1广州致远电子股份有限公司逻辑分析仪应用从入门到精通逻辑分析仪2.同步采样原理前面介绍逻辑分析仪原理时曾简单介绍过同步采样与异步

6、采样的区别，同步采样的时钟源来自外部待测系统，而异步采样的采样时钟来自逻辑分析仪内部的时钟模块。那么，同步采样的实际意义在那里呢？异步采样时，采样时钟是内部时钟模块产生的，因此，在采样率与外部数据率相差不大时并不能很好的反应外部总线的实际时序结果，特别是对于同步总线，使用异步采样可能会导致测量结果中的时钟与数据总线的相位关系发生变化，并且可能出现采样到毛刺的情况。如图2.1异步时钟采样同步总线出错所示，sample_clk为逻辑分析仪内部采样时钟，sync_clk为总线同步时钟，sync_data为数

7、据总线，async_clk和async_data分别为采样得到的时钟和数据总线。同步总线时钟上升沿锁存数据，数据总线的建立时间及保持时间均满足要求，通信正常无误，若使用异步采样分析该总线，则会出现分析结果出错的情况。图2.1异步时钟采样同步总线出错工程技术笔记©2013GuangzhouZHIYUANElectronicsStockCo.,Ltd.2广州致远电子股份有限公司逻辑分析仪应用从入门到精通逻辑分析仪3.单边沿同步采样实例首先看一个使用异步采样分析SDRAM的实例，图3.1所示为使用500M采

8、样率分析133MHz的SDRAM总线，在红线圈出的位置明显出现的错误的数据，若这一结果存在于一个正在调试的系统中，势必会给调试过程带来负面影响，由于测量方法不正确给调试过程带来的麻烦是可以消除的，正确的途径就是使用同步采样模式。图3.1异步采样分析SDRAM的操作时序如果是采用上升沿同步采样模式，由于采样模块是使用数据总线的同步时钟锁存数据的，因此只要时钟与数据的相位关系满足接收寄存器的建立和保持时间，采样得到的数据就与最终器件内部逻辑接收到的数据是一致