逻辑分析仪原理及应用研究

《逻辑分析仪原理及应用研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、逻辑分析仪原理及应用研究一、实验目的：1．了解逻辑分析仪的基本工作原理。2．掌握利用逻辑分析仪进行数字系统测试分析的方法二、实验原理：〈一〉逻辑分析仪原理及相关术语简介。（1）逻辑分析仪的工作原理简介逻辑分析仪的组成结构如图1所示，它主要包括数据捕获和数据显示两大部分。由于数字系统的测试一般要观察较长时间范围的信号间逻辑关系或较长的数据流才能进行分析，逻辑分析仪一般采用先进行数据捕获即采集并存储数据，然后进行数据显示并观察分析的方式。因此逻辑分析仪内部结构可划分为两大部分：数据捕获及数据显示。数据捕获部分包括信号输入、采样、数据存储、触发产生和时钟电路等。外部被测信号送到信号输入电路

2、，与门限电平进行比较，通过比较器整形为符合逻辑分析仪内部逻辑电平的信号（如TTL电平信号）。采样电路在采样时钟控制下对信号进行采样，采样获得的数据流送到触发产生电路进行触发识别，根据数据捕获方式，在数据流中搜索特定的数据字（触发字），当搜索到符合条件的触发字时，就产生触发信号。数据存储电路在触发信号的作用下进行相应的数据存储控制，而时钟电路可以选择外时钟或内时钟作为系统的工作时钟。数据捕获完成后，由显示控制电路将存储的数据以适当方式（波形或字符列表等）显示出来，以便对捕获的数据进行观察分析。信号输入信号外时钟采样数据存储时钟选择内时钟触发产生显示控制CRT数据捕获数据显示图1逻辑分析

3、仪原理结构门限电平设定（2）逻辑分析仪相关术语简介组合触发：当输入数据设定触发字一致时，产生触发脉冲。每一个输入通道都有一个触发字选择设置开关，每个开关有三种触发条件：1、0、x，“1”表示高电平，“0”表示低电平，“x”表示任意值。例如某逻辑分析仪有八个通道，如果触发字设为011001x0，则在八个输入数据通道中出现下面两种组合中的一种时都会产生触发：01100100或01100110。组合触发是逻辑分析仪最基本的触发方式。延迟触发：延迟触发是在数据流中搜索到触发字时，并不立即跟踪，而是延迟一定数量的数据后才开始或停止存储数据，它可以改变触发字与数据窗口的相对位置。延迟触发时的跟踪

4、如图2所示，设置不同的延迟数，就可以将窗口灵活定位在数据流中不同的位置。触发字数据窗口跟踪开始延迟数跟踪结束数据窗口触发字延迟数(a)触发开始跟踪加延迟(b)触发终止跟踪加延迟图2延迟触发序列触发：序列触发的触发条件是多个触发字的序列，它是当数据流中按顺序出现各个触发字时才触发，即顺序在前的触发字必须出现后，后面的触发字才有效。序列触发常用于复杂分支程序的跟踪，图3中所示是一个两级序列触发的工作原理。导引条件使能第二级触发第二级触发字无效第二级触发字有效第一级触发图3触发工作原理手动触发：手动触发是一种人工强制触发。该方式下，只要设置分析开始，即进行触发并显示数据。它是一种无条件的触

5、发，由于该方式下观察窗口在数据流中的位置是随机的，亦称随机触发。限定触发：限定触发是对设置的触发字再加限定条件的触发方式。波形显示：它是定时分析最基本的显示方式，它将各通道采集的数据按通道以伪方波形式显示出来，每一个通道的信号按照采集存储的数据状态，用一个波形显示，如果在某一采样时刻采得的数据为“1”，则显示为高，为“0”则显示为低，多个通道的波形可以同时显示。数据列表显示：它常用于状态分析时的数据显示，它是将数据以列表方式显示出来，数据可以显示为二进制、八进制、十六进制、十进制以及ASCII码等形式。反汇编显示：它是将采集到的总线数据（指令的机器码）按照被测的微处理器系统的指令系统

6、进行反汇编，然后将反汇编成的汇编程序显示出来，这样可以非常方便地观察指令流，分析程序运行情况。〈一〉实验目标板的结构及原理目标测试板的结构如图4所示：单片机USB100控制电路SRAM输出端输出端毛刺产生电路程序存储器图4目标板结构图（1）数据发生器原理：微机利用虚拟面板产生数据通过USB接口将数据传送给单片机，单片机通过对数据的处理，并将接收到的数据以较低的速度存储到存储器中。高速数据的产生是保持存储器处于选通状态，通过100MHZ的晶振时钟或进行分频后的时钟作为计数器的工作时钟，计数值并行输出作为存储器地址，从而的到高速输出的16路数据信号。存储器深度为256K*16。数据不重复

7、的最大周期为：在256k*时钟周期。目标板数据发生器的结构框图如图5：8051单片机USBPCSRAM地址译码地址锁存器缓冲状态寄存器地址计数输出晶振图5数据发生器原理图（2）毛刺发生电路原理：DQCP/QDQCP/QDQCP/QABC74LS138图6毛刺产生电路产生电路CPY7D0Y0D7Y0D7毛刺产生电路是由三个D触发器构成。由于硬件电路输入与输出之间有一定的延时，当电路中的D触发器速度较慢时，74LS138的A、B、C三个输入信号的延时不一致，有