sdh中e1_vc_12异步映射的设计与实现

sdh中e1_vc_12异步映射的设计与实现

ID:34609056

大小:160.92 KB

页数:4页

时间:2019-03-08

sdh中e1_vc_12异步映射的设计与实现_第1页
sdh中e1_vc_12异步映射的设计与实现_第2页
sdh中e1_vc_12异步映射的设计与实现_第3页
sdh中e1_vc_12异步映射的设计与实现_第4页
资源描述:

《sdh中e1_vc_12异步映射的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路应用SDH中E1/VC-12异步映射的设计与实现霍林,郭琦,许新新,李惠军(山东大学信息科学与工程学院,山东济南250100)摘要:分析了同步数字体系中2.048Mbps支路信号E1异步映射进VC-12的过程,并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正/零/负码速调整。同时,为了在异步时钟域之间可靠地传递数据,采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。关键词:同步数字体系

2、异步映射码速调整异步FIFO格雷码SDH(SynchronousDigitalHierarchy,同步数字体系)工作,需要把2.048Mbps支路信号E1异步映射进VC-是一种有机地接合了高速大容量光纤传输技术和智能12(VirtualContainer,虚容器)。本文将具体介绍SDH中网技术的新型传输体制,由于其特有的高度灵活性、可E1/VC-12异步映射的设计与实现。管理性,已经成为光纤通信的一个重要发展方向[1]。12.048Mbps支路信号E1映射进VC-12复帧的2.048Mbps是公用

3、网中基本传输速率,应用极为广泛,将过程2.048Mbps支路信号E1(Electricalinterfacesignal,电接口在PDH向SDH过渡的长时期内,2.048Mbps支路信信号)复用入STM-1(SynchronousTransportModule,同步号E1需要异步映射入STM-1。由于PDH的一次群支路传送模块)是实现PDH(PlesiochronousDigitalHierarchy,信号与SDH传输网是非同步的,故2.048Mbps支路信号准同步数字系列)与SDH兼容的重要部分

4、。要完成这一E1必须先装入标准容器C-12中进行适配处理即进行码!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!(接上页)其次,在摘机后应延时一段时间再去判断摘机音,控制寄存器CRB因为本系统采用机械继电器实现自动摘机,故应考虑继MOVX@DPTR,A;写控制寄存器CRA电器的响应时间。MOVA,#50H;MT8880置为突发模式最后,一个电话号码拨完后不能立即拨下一个电话MOVX@DPTR,A;写控制寄存器CRB号码,应保证挂机的最短有效时间以确保

5、前一电话号码⋯⋯;拨电话号码确实已挂机,否则拨下一个电话号码时会没有拨号音。MOVA,#56H;MT8880置为呼叫模式MOVX@DPTR,A;写控制寄存器CRA本系统配置灵活,可以有效、快速地应用于对安防LCALLAUTOY;调用信号音判别子程序,看是要求比较高的场合。例如:对不需要监视视频丢失的场否有回铃音合,可以不配置视频监测盒;而对智能小区、医院等,可LCALLAUTOY;调用信号音判别子程序,看对以通过RS485总线将一台DVR(DigitalVideoRecorder)方是否摘机主机、

6、一套报警监控软件和多台报警主机组合到一起,SETBP1.2;模拟挂机构成一个网络型智能监控系统。3.3编程过程中应注意的几点本报警系统具有价格低廉、操作简便、通讯速度快、首先,MT8880的DTMF产生器是发送部分的主体,可靠性高和误报率低的优点。它产生全部十六种失真小、精度高的标准双音频信号,参考文献这些频率均由3.579545MHz晶体振荡器分频产生。电路1张友德,赵志英,涂时亮.单片微型机原理、应用与实验.由数字频率合成器、行/列可编程分频器、开关电容式D/A上海:复旦大学出版社,1993变

7、换器组成。行和列单音正弦波经混合、滤波后产生双2何立民.MCS-51系列单片机应用系统设计系统配置与接音频信号。通过DTMF编解码表把编码数据写入口技术.北京:北京航空航天大学出版社,1990MT8880发送寄存器产生单独的fLOW和fHIGH,一旦编码错3薛均义,张彦斌.MCS-51/96系列单片微型计算机及其应误就会导致拨号失败,故在编程过程中要十分小心。其用.西安:西安交通大学出版社,1990编解码表见MT8880的Datasheet。(收稿日期:2005-06-12)《电子技术应用》200

8、6年第3期本刊邮箱:eta@ncse.com.cn117集成电路应用正/零/负码速调整是采用脉冲塞入原理并在支路速V5字节RRRRRRRR率的标称值上进行的。首先为支路缓冲存储器设置两个32字节固定门限:正调整门限Zmin和负调整门限Zmax。由于包装RRRRRRRR速率f与支路速率f都在一定的容差内变化,并且传输hlJ2字节时钟各不相同,因此有下列三种情况:读写时差在两门C1C2OOOORR14032字节限之间,不做码速调整;读写时差低于正调整门限,要求字节RRRRRRRR正调整

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。