soc片上系统测试调度优化技术研究

《soc片上系统测试调度优化技术研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、硕士学位论文↑SoC片上系统测试调度优化技术研究↑RESEARCHONOPTIMIZATIONTECHNIQUESFORSOCTESTSCHEDULING(TimesNewRoman2号字加粗，题目太长时可用小2号字)李俊博↑(宋体小2号字加粗)哈尔滨工业大学2015年6月国内图书分类号：TN407学校代码：10213国际图书分类号：621.3密级：公开↑↑工学硕士学位论文↑(宋体小2号字加粗)SoC片上系统测试调度优化技术研究硕士研究生：李俊博导师：朱敏冒号左侧用黑体4申请学位：工学硕士号字,冒

2、号右侧用宋学科：电气工程体4号字，多倍行距所在单位：电气工程及自动化学院1.5。答辩日期：2015年6月授予学位单位：哈尔滨工业大学ClassifiedIndex：TN407U.D.C:621.3DissertationfortheMasterDegreeinEngineeringRESEARCHONOPTIMIZATIONTECHNIQUESFORSOCTESTSCHEDULINGCandidate：LiJunboSupervisor：A.P.ZhuMinAcademicDegreeApplie

3、dfor：MasterofEngineeringSpecialty：PowerElectronicsandElectricalDriveAffiliation：Dept.ofElectricalEngineeringDateofDefence：June,2015Degree-Conferring-Institution:HarbinInstituteofTechnology哈尔滨工业大学工学硕士学位论文摘要随着集成电子技术的飞速发展，系统芯片(SoC，System-on-a-Chip)得到越来越广

4、泛的应用，其采用了IP核复用技术，具有集成度高、体积小、性能稳定，开发周期短等诸多优势。但是，芯片集成的功能越来越多，结构也越来越复杂，内部IP核的数量在持续增长，测试时间急剧增加。针对这些问题，有必要研究有效的测试调度方法，以实现测试时间的优化。主要研究内容有：首先，深入研究可测性设计、内建自测试、边界扫描测试、扫描测试等SoC测试相关技术，提出本课题的总体研究方案。主要从测试体系结构和测试调度算法两方面展开研究与设计。从测试环和测试访问机制两方面对测试体系结构进行设计；对测试调度问题进行划分，

5、并从减少测试时间的角度，设计IP核并行测试调度算法。其次，完成了测试体系结构的设计。使用Verilog语言对测试环的组成部分边界寄存器、旁路寄存器、指令寄存器进行了功能描述与模块封装，实现完整测试环的构建；设计了一种测试总线按位划分的测试访问机制。使用Modelsim软件对设计的结构进行仿真，验证功能正确性。然后，对比分析测试调度经典算法，提出基于改进蚁群的测试调度算法，并且应用实例，将本文的调度方法与线性规划、遗传算法进行实验结果比较，表明该算法可以缩短SoC的总测试时间。最后，选用ITC’02

6、标准测试电路d695为被测电路，对其进行可测性设计，搭建了实验平台。设计了不同TAM带宽下的实验，将本文调度方法与其他方法的实际测试时间进行对比，验证了该方法的优越性。关键字：SoC；测试时间；测试调度算法；测试体系结构-I-哈尔滨工业大学工学硕士学位论文AbstractWiththerapiddevelopmentofelectronictechnologyintegration,SoC(System-on-a-Chip)ismorewidelyused,itusethetechnologyof

7、IPcoresreuseandhashighintegration,moresmallsize,morestableperformance,shortdevelopmentcycleandmanyotheradvantages.However,thechipintegratesmoreandmorefunctions,sothatthestructureismorecomplex,thenumberofinternalIPcorecontinuestogrow,thereisasharpincre

8、aseintesttime.Tosolvetheseproblems,theauthordesignedaparalleltesttaskschedulingalgorithmbasedonantcolonyalgorithm,combinedwiththealgorithmdesignedatestarchitecture.WithQTdevelopmentframeworkandFPGAchip,theauthorbuiltsoftwareandhardwareplatform