2~12ghz宽带微波跳频源方案设计

《2~12ghz宽带微波跳频源方案设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2005'全国微波毫米波会议论文集2-v12GHz宽带微波跳频源方案设计李明亮吴正德唐小宏成都电子科技大学电子工程学院610054摘要:本文介绍了2-12GHz宽带微波跳频源的实现方案和关键技术。其中跳频由DDS实现，采用DDS+PLL的混合频率合成方案实现低端频率2-4GHz的输出，再通过分段倍频链实现从2-4GHz到2-12GHz的扩频，并由微波开关控制选频输出。整个系统通过PIC单片机控制，具有高频率分辨率，高频率转换速度，可程控，成本低等特点。关键词:颇率合成DDSPLLPIC单片机SP6T开关1.引言随着通信、雷达、电子对抗等领域

2、的发展，对频率合成器的相位噪声、杂散和变频速度以及频带宽度提出了更高的要求。在现代战争中，电子侦察与电子对抗越来越受到人们的高度重视，为提高截获概率，并对截获信号的载频、脉内调制等信息进行分析，复制，进而进行有效的千扰，超宽带、快速跳变、高分辨、高杂波抑制和低相位噪声的频率合成器是电子侦察与对抗系统所期望的。本文实现的2-12GHz宽带跳频源在雷达和电子战领域有着广泛的应用。近年来，为了满足宽带雷达信号产生的需求，提出了多种扩展带宽的方法。如针对DDS频率较低的缺点，利用有源或无源倍频器直接倍频、DDS加混频器扩频、DDS加锁相环合成以及多

3、路DDS并行合成等来扩展频带。但这些方法难实现多倍频程的带宽。而对于多倍频程的带宽扩展，可以采用多个锁相环路选频输出的方法，即利用多个VCO实现宽频带覆盖，然后用开关控制选频输出，但用此方法设计的系统体积较大，成本较高，增加了设计难度。除此外，可以实现超宽带频率输出且现今使用最广泛的方法是使用YIG调谐振荡器，即YTO.YIG是利用忆铁石榴石材料的铁磁共振特性研制而成的一类微波器件，用YIG作调谐的GaAsFET振荡器，其调谐频带往往能达到几个倍频程。但YTO调谐时间较长，不适合做快速捷变得跳频源，它主要用于对跳频时间要求不高的频率源以及信

4、号源、频谱分析仪、网络分析仪等电子设备中。本文尝试采用一种DDS+PLL+分段倍频链的方法实现2-12GHz的频段覆盖，由开关控制选频输出，整个系统由单片机控制。这样可实现不同频段可具有不同的跳变步长.使用简单灵活。2.DDS+PLL混合频率合成技术PLL频率合成技术具有高频率、宽带、频谱质量好的优点，但是其频率切换速度低，而DDS技术具有高速捷变能力、高度的频率和相位分辨能力，但频谱纯度不如PLLoDDS+PLL频率合成就是以DDS来作为PLL的参考源驱动PLL的一类混合型频率合成技术。DDS有输出步长小而又有较高相噪的优点，但又有杂散多

5、的缺点。而PLL在输出步长小时，相位噪声差，但对杂散的抑制性能良好。所以DDS与PLL两种频率合成技术结合起来，取长补短，相得益彰，是一种非常合理的频率合成4w冲卞室一宜其太kL-litm加下·DDS扁减HPF卜习PD一井LF一4}0卜featf-图IDDS十PI几频率合成方框图8972005'全国微波毫米波会议论文集3.2-12GHz跳频源实现方案跳频由DDS实现，DDS+PI.L频率合成产生低端2-4GHz的频率输出，其中VC0选用Synergy公司的DCh10-190410,频率调谐范围:1.9-4.1GIIz，相位噪声:-90dBc

6、/Hz@lOkHz.DDS选用AD公u]的AD9852.PLL芯片选用AD公司的ADF4113。系统方案图如卜所'T':2-2.5GBz8-10GHz华4-5GHzn二二二石110-12GHz而}}邢2卿}Q鹦GHz2.G5H^z3X2一.‘门P}-f..,PD}LFF-5--吧GH忆(2-12GHzI片ADFGl1131_,3-4GHz~{X2I一6-8GHz机图2跳频源系统方案图DDS的时钟频率为120MHz，由Nyquist定理可知，理论上DDS的输出频率为儿为0f/2MHz.但由于镜像频率关下人的存在，为了保证两个频率可以有效地分开

7、，DDS的输出频率一般选择在0-0.长的范围，即0-48MHz.DDS的输出频带选择在15.625-20.8333MHz。选择频率输出范围要考虑二个方面的因素:(1)通常情况下，环带内的噪声源包括分频器，参考晶体，鉴相器和VCO.但鉴相器产生的噪声占主导地位。由于鉴相器噪声依赖于比较频率，这样理论上可以把比较频率归一化。对于集成的频率合成器芯片，厂家大都给出频率归一化后的本底相位噪声，本底相位噪声，其实就是回推至鉴相频率为1Hz时的芯片的本底相噪。该指标因生产厂家的水平而异。这样就可以近似预测PLL带内的噪声:相位噪声=(1Hz归一化本底相

8、位噪声)+101g(f)+201g困)(1)其中关为鉴相器的比较频率，N为PLL分频比。DDS的输出频率是作为PLL鉴相器的比较频率的，所以为了得到更好的相噪，DDS的输出频率应