TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf

TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf

ID:34538920

大小:1.71 MB

页数:73页

时间:2019-03-07

TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf_第1页
TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf_第2页
TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf_第3页
TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf_第4页
TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf_第5页
资源描述:

《TIADC系统中时间误差校正及波形插值算法的硬件设计与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、分类号密级注1UDC学位论文TIADC系统中时间误差校正及波形插值算法的硬件设计与实现(题名和副题名)秦小芳(作者姓名)指导教师姓名龙兵副教授电子科技大学成都(职务、职称、学位、单位名称及地址)申请专业学位级别硕士专业名称测试计量技术及仪器论文提交日期2012.05.21论文答辩日期2012.05.28学位授予单位和日期电子科技大学答辩委员会主席王志刚评阅人王志刚、袁渊2012年月日注1:注明《国际十进分类法UDC》的类号。万方数据独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别

2、加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名:日期:年月日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵

3、守此规定)签名:导师签名:日期:年月日万方数据摘要摘要为适应现代时域测试的需求,对复杂、宽带信号进行快速、精确的捕捉,要求测试仪器具有高实时采样率。提高实时采样率最主要的方法为多片ADC时间交替(Time-interleavedADC,TIADC)并行采样技术。但采用多片ADC规模化并行采样给后端数字信号的实时处理带来了挑战。传统做法是在数字信号处理器(DigitalSignalProcessor,DSP处理器)中进行数据处理,但DSP处理器的运算处理能力已不能满足现代测试仪器高实时性的要求,而FPGA并行处理的机制,使得数据处理的速度

4、大大提高。为提高数据处理的实时性,本文将研究DSP算法的FPGA实现。DSP算法的FPGA实现已成为当前的研究热点。本文将结合硕士研究期间参与的项目,在数字存储示波器(DigitalStorageOscilloscope,简称DSO)中进行以下两方面的研究:(1)研究多片ADC时间交替并行采样中时间非均匀误差校正算法的硬件设计与实现。首先在Matlab中进行算法的设计,然后根据算法进行FPGA硬件结构设计,完成FPGA全部代码的开发、逻辑功能仿真,通过进行实际调试并对实验结果进行分析,验证了算法的正确性和硬件实现的可行性。(2)研究插值

5、算法的硬件设计与实现。根据UT2000M数字存储示波器软件中50倍插值算法进行插值滤波实现结构的选择,并在FPGA中进行实现并通过软件测试了50倍插值算法分别在DSP处理器和FPGA中实现所需的时间。测试结果表明,硬件实现能大大提高处理速度,有助于提高系统的整体性能。通过对设计实际调试,结果表明DSP算法的硬件实现对提高系统实时性有很大的帮助。关键词:TIADC并行采样技术,时间非均匀误差,Farrow结构,插值算法I万方数据ABSTRACTABSTRACTInordertomeettheneedsofthemoderntime-dom

6、aintest,quicklyandaccuratelycapturingcomplexandbroad-bandsignal,testinstrumentsrequirehigherreal-timesamplingrate.Themainmethodtoimprovereal-timesamplingrateismulti-chipADCtime-interleavedparallelsamplingtechnology.However,theback-enddigitalsignalreal-timeprocessingmeetc

7、hallengesforlarge-scaleparallelsampling.Datareal-timeprocessinginDigitalSignalProcessoristhetraditionalmethod,buttheprocessingabilityoftheDSPprocessorcannotmeettherequirementofthehigh-performanceinstruments.FPGAparallelprocessingmechanismcangreatlyupgradethedataprocessin

8、gspeed.Toimprovetheinstantaneityofdataprocessing,thisdissertationwillresearchtheFPGArealizationofdigita

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。