pci+express物理层的设计与实现

pci+express物理层的设计与实现

ID:34522318

大小:2.27 MB

页数:79页

时间:2019-03-07

pci+express物理层的设计与实现_第1页
pci+express物理层的设计与实现_第2页
pci+express物理层的设计与实现_第3页
pci+express物理层的设计与实现_第4页
pci+express物理层的设计与实现_第5页
资源描述:

《pci+express物理层的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、分类号塑堡UDC——工学硕士学位论文学号Q4Q§2Q盟罾级公五一一PCIExpress物理层的设计与实现硕士生姓名学科专业研究方向指导教师隧田士电圣銎堂皇拉丕徵皇壬堂皇固焦皇王堂奎坐壹堡窥逸国防科学技术大学研究生院二Oo六年十一月国防科学技术大学研究生院学位论文摘要计算机∞技术在高性能计算的发展过程中始终是一个十分关键的技术。PCIExpress系统结构的高速数据传输速率使其有极广阔的发展前景。PCIExpress物理层作为最底层的传输模块,在整个PCIExpress系统结构中占据举足轻重的位置。本文对PCIExpress的物理层基本结构和工作

2、原理进行了深入的分析和研究,采用全定制与半定制相结合的设计方法实现了该物理层模块。本文设计中的创新点和解决的技术难点如下:1.设计实现了完全兼容PCIExpress规范的物理层逻辑模块,版图模拟最高工作频率可达1.50Hz(3.0Gbps)。设计实现了双沿采样的高速Serdcs模块,使其能够满足OHz级高速信号传输。2.优化了电路结构,使用改进的动态逻辑电路,一定程度上解决了双沿采样结构导致的对输入时钟占空比要求过于严格的问题。将逻辑运算采用流水方式分多级完成,解决了高频下逻辑时序紧张问题。3.提出并实现了输出状态自关断的动态高速触发寄存器链电

3、路,解决了高速串行器中并行数据采样输入和串行数据移位同时有效导致的数据冲突问题。4.提出了一种状态可控的双沿计数多相分频时钟产生电路,实现了不同组占空比的多相位的分频信号的产生。5.优化实现了8b/10b编解码算法,对不同模块分别采用查找表与逻辑计算相结合,有效的降低了编解码算法的复杂性,提高了性能。·6.改进并实现了一种高速Serdes测试方法,采用该方法可实现全模块的测试,以及故障点子模块的定位和分析,关键字:PCIExpress,PIPE,物理层,高速Serdes,8b/10b编解码,双沿采样第i页国防科学技术大学研究生院学位论文ABST

4、RACTComputerFOtechnologyisofkeyimportanceinthedevelopmentofhighperformancecomputing.nehigh-speeddataratesofPCIExpresssystemarchitecturemakeitaverybroadprospectfordevelopment.PCIExpressphysicallayeroccupysapivotalpositioninthePCIExpressarchitectureaSthebottomlayer.1_hestrucRi

5、reandworkingprincipleofthePCIExpressPhysicalLayerhavebeende印lyanalyzedandresearched,thenthemodulehasbeenrealizedusingfllllcustomandASICdesignmethodand。Thisthesismainlycontributestothefollowingaspects:1.APCIExpressphysicallayermodulehasbeendesignedandrealizedwhichiscompatible

6、withthePCIExpressstandard,thepostsimulationshowsthatthemoduleworksperfectlyatthefrequencyof1.SOHzO.0Gbps).Whatismore,adual-edgesamplingSerdesisincludedinthisdesign,whichissuitablefortheGHzhigh-speedsignaltransmission.2.Theoptimizeddynamiccircuitisimplementedtosolvetheextreme

7、restrictionoftheclockdutycyclewhenusingthedual-edgesamplestructure.3Byusinganovelhigh—speeddynamicregisterchainwithcontrollableoutputstate,theproblemofcollisionissolvedwhenthehigh-speedserlalizerandtheParallel-data-samplerdrivethesanlenodeatthesametime.4.Astate-controllabled

8、ual·edgesamplinglockdividerisproposed,whichisusedtogeneratemultiplephaseclo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。