专业方向综合课程设计工

专业方向综合课程设计工

ID:34522284

大小:1.28 MB

页数:25页

时间:2019-03-07

专业方向综合课程设计工_第1页
专业方向综合课程设计工_第2页
专业方向综合课程设计工_第3页
专业方向综合课程设计工_第4页
专业方向综合课程设计工_第5页
资源描述:

《专业方向综合课程设计工》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、自动版图工具SoCE使用教程编者:适用专业:电子科学与技术沈阳理工大学信息学院2010年6月APR工具SoCEncounter操作示例APR(自动布局布线)是将逻辑综合得出的网表制作成版图的过程。目前主流的工具仍然是synopsys公司的Astro/ICC与Cadence公司的SoCEncounter,两者性能大体上伯仲之间。cadence公司工具SoCencounter(以后简写soce)是一完整的设计平台,可以完成从RTL输入到GDS输出的所有半定制IC设计流程。我们在设计中主要采用其版图规划(Floorplan)、布局(placement)、布线(route)、时钟树综合(C

2、TS)、信号完整性分析(SI),以及RC提取等功能,也就是完成后端设计。1.文件准备与工具启动同所有的EDA工具一样,soce在进行设计之前也要准备文件。一般必须要有时序文件lib、SI工具CeltIC进行信号完整性分析的cdb文件、用于RC提取的电容表文件capTbl、综合工具输出的设计网表、定义工艺的版图交换文件LEF(LibraryExchangeFormat)、时序约束的sdc(SynthesisDesignConstraints)文件、pad位置约束的io文件。电容表文件可以利用库工艺文件采用工具生成,时序约束sdc文件、pad约束文件需要手工书写。时序约束文件可以在DC

3、/PT输出的基础上略加修改即可,tcl语法和约束方法同DC的一样,具体可见DesignCompiler的指导说明,这里不展开。下面给出一个pad位置约束文件的示例,简单说明一下pad位置约束文件(后文统一写成pad.io文件)的规则和约束方法。通常文件的第一行文字为版本说明,随后定义pad。语法格式为:Pad:pad_instance_namedirection[pad_type]其中,第一个关键字Pad为保留字,固定不动,后面有一冒号(:),说明对象为pad;随后是网表中例化的pad名称,注意例化名是层次化的,除顶层单元外要逐级写出;direction项表示方向,常规pad(功能

4、IO、电源IO)有四个方向:E(东向:easternpads)、S(南向:southernpads)、W(西向:westernpads)、N(北向:northernpads),角pad(cornerpad)也有四个方向:SW(西南向,或者左下角)、SE(东南向,或者右下角)、NW(西北向,或者左上角)、NE(东北向,或者右上角);最后一项是可选的,用于标明pad的类型:写成“PFILL”表示填充pad,没有功能意义,写成“PCORNER”表示角pad。在么一个方向上顺序排列,如下图1所示。图1pad.io文件示例准备好上述文件之后就可以启动工具了,一般在工程目录中需要一个目录专门用

5、于启动工具。本例中,进入工具启动目录:cd~/soceLab/work,输入启动工具命令:encounter(前台运行,没有&)。工具启动,界面如下图2所示。图2soce启动界面2.导入设计工具启动之后,熟悉完工具界面、菜单项、工具栏、主窗口、视图栏之后,需要导入前述的各种文件。选择菜单项Design—>ImportDesign…,弹出DesignImport窗口,首先点击Basic条,如下图3所示填入或者选择相应的内容。图3导入文件之Basic界面当无法确定文件的目录时,可以点击相应条目右侧的选择框,会弹出相应的选择窗口,比如点击VerilogNetlist项右侧的选择框,会出现

6、下图4所示的窗口,再点击打开文件按钮,会出现图5所示的窗口。图4打开文件的第一个窗口在图5中,点击Directories下面的两个小点项(表示上一级目录)来选择目录,在右侧的Files项中的文件。图5打开文件的选择窗口其余各文件的选择方法是同样的,这里不赘述。如图3填写、选择之后,点击图3中的Advanced项,左侧列表中的DelayCalculation项、GDS项、ILM项(InterfaceLogicModel)、OpenAccess项(不同工具间交换文件)、Timing项、Yield项(制造相关?)、MMMC项(Multi-ModeMulti-Corner)这里均保留空白或

7、者默认。首先设置IPO/CTS项(In-PlacementOptimization/ClockTreeSynthesis),填入库中规定使用的时钟树器件BUFX1和INVX1即可,如下图6所示(延时单元DLY1X1本例中未用到)。图6IPO/CTS器件单元设定下面点击左侧Power项,进行电源设定:填入两项电源线的名称即可。注意这里的电源线名称须要和库中的名称一致(lib文件或者lef文件中均有定义,最好读一下相关文件)。图7电源线名称设定顺序向下选中RCExtrac

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。