资源描述：
《用cpld_fpga实现niosii嵌入式系统配置技术new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、计算机测量与控制.2008.16(2)控制技术ComputerMeasurement&Control·185·文章编号:1671-4598(2008)02-0185-03中图分类号:TP303文献标识码:A用CPLD/FPGA实现NiosII嵌入式系统配置技术王建芳,夏清国(西北工业大学计算机学院,陕西西安710072)摘要:对NiosII嵌入式系统的特点和现有的配置技术进行了研究,设计了一种利用CPLD配置控制器实现加电时自动对嵌入式系统进行配置的新方案;该方案首先是Flash存储中读取配置文件信息,然后经过并串转换后对基于Niosll的嵌入式可编程逻辑器件FPGA进行
2、系统配置,同时该方案不仅极大地提高了系统性能和降低了总体成本,而且更方便于系统配置文件的升级。关键词:嵌入式系统;配置;现场可编程门阵列;复杂可编程逻辑器件;FLASHImplementationofNiosllEmbeddedSystemwithCPLD/FPGAWangJianfang,XiaQingguo(SchoolofComputer,NorthwesternPolytechnicalUniversity,Xi′an710072,China)Abstract:AfterthecharacteristicsoftheNiosIIembeddedsystemandt
3、heconfigurationoftheexistingtechnologyareresearched,anewap2proachisdesignedusingaCPLDconfigurationcontrollertoconfigureautomaticallytheembeddedsystemwhenpoweringup.Firstly,readingtheinfor2mationoftheconfigurationfiles.ThenparalleltoconfigurethesystembasedonNiosllEmbeddedProgrammableLogicD
4、eviceFPGA.Meanwhiletheprogramalsocanachieveconfigurationfilesonlineupgrade.lastly,theapproachistested,itnotonlyenormouslyimprovestheperformanceandre2ducesthecosts,butalsoenablesmoreeasilytheupdateofthesystemconfigurationfiles.Keywords:embeddedsystem;configuration;FPGA;CPLD;FLASH0引言系统体积,有利
5、于以后系统工程的升级更新。现场可编程门阵列(FPGA,FieldProgrammableGateArray)1基于NiosII的嵌入式系统简介是一种高密度可编程逻辑器件,其逻辑功能是通过把设计生成NiosII是Altera公司在第一代软核处理器Nios的基础上于的数据文件配置进芯片内部的静态配置数据存储器(SRAM)2004年5月为其FPGA产品配套开发的软核CPU。NiosII是一来实现的,具有可重复编程性,可以灵活实现各种逻辑功能。种采用流水线技术、单指令流的基于RISC技术的通用嵌入式由于FPGA器件采用的是SRAM工艺,在断电的情况下FPGA软核处理器、哈佛体系结
6、构,地址、数据、指令均为32位,内的配置数据将丢失。所以,在典型的采用FPGA器件的电子最高性能可达到200DMIPS(DhrystonesMIPS)。NiosII系统中系统中通常将FPGA的配置数据存放于其兼容的SPROM中,的外设具有可配置性,用户可根据实际应用来裁剪,并且Nios上电时由控制电路将SPROM中的配置数据装入FPGA器件中。II处理器有很好的自定义指令支持,大部分指令均可以在一个但是通常的SPROM价格昂贵,且是一次性,不利于FPGA程时钟周期内完成,这也是可配置处理器的优势所在。NiosII在序的更新,所以有必要分析FPGA的配置原理,采用廉价、能逻
7、辑功能上是32位的精简指令集CPU;而在实现方式上,它[3-4]重复使用的方式配置FPGA。是在FPGA上通过编程方式实现的,这也是与传统的CPU一本文主要根据Altera公司手册及以前的经验,设计和完成个根本差别。NiosII的总线方式也采用了一种简单的总线体系[2]了一种新的FPGA配置文件下载更新的方法。其主要原理是在结构———Avalon总线。该软核CPU为可编程片上系统SOPC每次启动系统时,由配置控制器从Flash中读出FPGA配置文给用户提供了一套综合解决方案,它可以与用户自定义逻辑结件,再下载到FPGA中以完成
