dsp集成电路设计与研究——高速串行外设接口new

《dsp集成电路设计与研究——高速串行外设接口new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、江南大学硕士学位论文DSP集成电路设计与研究——高速串行外设接口姓名：徐海铭申请学位级别：硕士专业：微电子学与固体电子学指导教师：陶建中20090801摘要数字信号处理器(DigitalSignalProcessor,DSP)是一种新型结构特殊的高性能微处理器，特别适用于信号处理、通信、语音处理、图像／图形、军事、仪器仪表、自动控制、医疗和家用电器等方面，并以其强大的处理能力和高度的灵活性迎合了信号处理对实时性、高速性和精确性的要求，因而取得了突飞猛进的发展。本文主要针对32位高速DSP开展工作，完成了外围

2、模块部分的串行同步接口SPI研究与设计。SPI(SerialPeripheralInterface)串行外设接口总线是一种同步全双工串行通信接口总线，广泛应用到EEPROM、外围设置FLASHRAM、网络控制器、LCD显示驱动器、A／D转换器、MCU、实时时钟和数字信号解码器等场合。本文的工作就是根据业界通用的SPI总线的标准，设计一种具有高可靠性高速SPI总线。利用硬件描述语言具体设计完成了SPI中一些重要组成部分，像同步时钟逻辑模块设计、异步时钟逻辑模块设计、数据收发设计和时序信号检测设计。其中在设计过

3、程中充分考虑了实际中数据信息剧增给内核CPU的处理带来的负担，所以本文提出在SPI内部增加两个16字深FIFO缓存器的设计方法，极大地提高了接收和发送数据的速度，降低了CPU的开销量，减少了接收、发送中断次数，提高了串口传输效率。在此基础上增加了一个延时传送功能，即发送数据的速度是可控可调的。优化了数据传输方式，从而进一步提高数据传输的可靠性能，具有实际的应用价值。本文运用的VerilogHDL语言实现设计，在Cadence公司的NC—Verilog&Verilog-XL仿真软件上仿真验证。文章不仅对SPI

4、中的各个小模块进行了仿真验证，还对整个SPI进行了系统仿真，最后根据数字信号集成电路版图设计规则，实现了高速串行外设接口核心电路的版图设计。关键词：数字信号处理；接口；先进先出；状态机；分频器AbstractDigitalsignalprocessorisanewtypeofstructureandhigh—performancemicroprocessors，especiallysuitableforsignalprocessing，communications，voiceprocessing，image

5、／graphics，military,instrumentation，automation，medicalandhousehold．DSPhasachievedsignificantprogressasitspowerfulprocessingcapabilitiesandhighflexibilitymeetthesignalprocessingtasksonreal—time，high—speedandaccuracyrequirements．Inthispaper,reliableandhigh—sp

6、eedsynchronousserialinterfacehavebeenresearchedanddesignedintheoutsideof32-bitDSP．SPI(SerialPeripheralInterface)busisanintercommunication，synchronousandserialcommunicationinterfacebus，whichiswidelyappliedtotheEEPROM，theexternalsetFLASHRAM，networkcontroller

7、,LCDdisplaydriver,A／Dconverter,MCU，real-timeclockandthedigitalsignaldecoderandSOon．Inthispaper,accordingtoindustrystandardSPIbus，thisworkisthedesignofahighlyreliableandhigh-speedSPIbus，anddesignsomeimportantpartsoftheSPlwithhardwaredescriptionlanguage，such

8、assynchronizationlogicclock，asynchronouslogicclock，datatransceiverandsignaldetector．Duringthedesignprocess，theactualamassofdataincreasetheburdenofCPU．Sothispaperincreasetwo16-worddeepFIFObufferintheSPI，whichg