fpga_asic-基于fpga的电机负载位置测量仪实现方案

《fpga_asic-基于fpga的电机负载位置测量仪实现方案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的电机负载位置测量仪实现方案黄剑方康玲廖得元（武汉科技大学信息与工程学院，武汉，430081）摘要：本文提出一种电机负载位置测量仪的实现方案，其主要功能由FPGA实现，能实时测量和显示电机负载的运动状态和位置，具有精度高，工作可靠的特点，有一定的通用性。关键词：电机负载；FPGA；位置测量中图分类号:TP336；文献标识码:ARealizationprojectofPositionMeasuringInstrumentforMotorLoadBasedonFPGAHuangJianFang

2、KanglingLiaoDeyuan（CollegeofInformationScienceandEngineering,WuhanUniversityofScienceandTechnology,Wuhan,China,430081）Abstract:ThispaperproposesarealizationprojectofpositionmeasuringinstrumentformotorloadwhosemainfunctionisrealizedbyFPGA.Itcanmeasureand

3、displaythemotionstateandpositioninreal-timewithhighprecisionandreliability.Furthermore,thisprojecthasgeneralityinapplication.Keywords:MotorLoad;FPGA;PositionMeasuring1.概述工业现场中存在着大量的位置随动系统，它们的根本任务就是实现执行机构对位置的准确跟踪。在大多数场合，系统的执行机构是电机，其被控制量是负载的空间线位移。由于生产效率和生

4、产安全的需要，往往必须知道电机负载的准确位置，因此对电机负载位置的准确测量有着广泛的实际意义。本文提出一种基于FPGA的高精度的实时的电机负载位置测量方案。系统采用脉冲计数方式进行工作，核心硬件电路都由FPGA实现。由于FPGA有可再配置能力，该设计方案可以根据具体需要进行方便的修改和扩展，具有一定的通用性。此外该设计方法与传统的单片机实现方法相比，有响应快，精度高的优点，特别是由于FPGA的并行工作特性，可以避免出现程序跑飞和死机现象，大大提高了系统的稳定性和可靠性。2.系统结构及工作原理对于由电机

5、拖动的负载来说，负载的位移变化与其控制电机的转向和旋转圈数之间存在着一个固定的数学关系。通过对具体应用环境的分析，我们可以建立一个关系模型对其进行转换。为了对负载位置进行方便的检测，我们在控制电机的主轴上同心固定一个旋转式编码器，用于确定控制电机的转向和旋转的圈数。此外，脉冲信号的处理和所有建模所涉及的运算转换都由FPGA单独实现。因此，编码器采集的脉冲信号可以直接送入FPGA中进行计数，然后通过FPGA来完成脉冲到位移的换算，并将电机负载的实际位置显示出来。如图1所示，本位置测量系统的结构非常简单，

6、主要由检测信号输入，FPGA，实时显示三个部分组成。图1系统结构图位置检测信号由安装在控制电机转轴上的旋转式编码器产生，每转一圈，编码器产生固定数量的脉冲数。在实际应用中，可以根据不同的测量精度要求来选择相应分辨率的旋转编码器。此外，FPGA有丰富的IO接口，我们可以方便的用LED或LCD对电机负载位置进行显示。3.软件设计在本方案中，FPGA的软件设计实际上是一个硬件实现软件化的过程。因此，系统工作时实际上并没有软件的参与，这保证了系统的稳定性。本方案的软件设计采用原理图和VHDL语言混合输入方式，

7、以便于对自顶而下设计的每一个模块进行仿真和测试。如图2所示，FPGA实现部分主要有信号调理、方向检测、双向可逆计数、脉冲位移转换四个模块组成。图2FPGA实现示意图3.1信号调理由于工业现场传输距离比较远，从控制电机主轴上编码器出来的脉冲信号容易受到干扰，会产生不同程度毛刺和畸变现象。信号调理模块的作用就是消除这些干扰对系统的影响。本方案采用“移动窗口”的方法来对脉冲信号进行采样，即脉冲的高低电平至少维持一个窗口的宽度，我们才认为这个边沿信号是有效的。以下是信号调理模块的VHDL描述：entitysi

8、gnalproisport(clk:instd_logic;A:instd_logic;AOUT:outstd_logic);endentitysignalpro;architecturewindowofsignalproissignaltemp0,temp1,temp2,temp3,temp4,temp5:integerrange0to1;signaltempsum:integerrange0to6;beginprocess(clk)beginifcl