fpga_asic-基于fpga的判决反馈均衡器的设计与实现

《fpga_asic-基于fpga的判决反馈均衡器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛基于FPGA的判决反馈均衡器的设计与实现徐迎刚陈伟黄秋元王滨摘要：本文简述了判决反馈均衡器的基本原理和实现方式，为满足实现均衡器的可配置需要，专门针对判决反馈均衡器的复杂结构,提出一种采用自下而上的模块化设计方法，对系统的各个模块设计都进行了详尽的分析,并讨论了需要注意的要点。关键词：判决反馈均衡器，DFE，FPGA，设计方法，可编程逻辑1.引言在移动通信和高速无线数据通信中，多径效应和信道带宽的有限性以及信道特性的不完善性导致数据传输时不可避

2、免的产生码间干扰，成为影响通信质量的主要因素，而信道的均衡技术可以消除码间干扰和噪声，并减少误码率。其中判决反馈均衡器（DFE）是一种非常有效且应用广泛得对付多径干扰得措施。目前DFE大致有以下几种实现方法：1）采用多片通用数字滤波器集成电路级联方式，但同时由与多片带来的体积和功耗的增加，在实际中运用不多。2）采用DSP来实现，如MotorolaSC140就是单片的可编程均衡器，采用软件来实现算法，但由于受器件功能限制，在实时性要求极高的场合中受到限制。3）采用可编程逻辑器件实现,随着可编程逻辑器件逻辑门数量和速度的不断增加，在单片上实现系统集成已经成为可

3、能，而且FPGA特别适合实现可配置的判决反馈均衡器。2．判决反馈均衡器的基本原理判决反馈均衡器（DFE）是一种非线性均衡器。如图1所示，由前馈部分(由FIR滤波器组成)和反馈部分(由IIR滤波器组成)组成，前馈部分可以抵消在时间上超前的码间干扰和在时间是滞后的码间干扰(由中心抽头的位置决定),反馈部分可以抵消在时间上滞后的码间干扰。http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛均衡器的输出为：式中M,N分别为前馈滤波器和反馈滤波器的长度。抽头系数更新采用DD_LMS(directdecis

4、ionleastmeansquare)和CMA(constantmodulusalgorithm)算法，CMA是一种盲自适应算法，即不需要训练序列，可以让均衡器收敛到较低的MSE水平，但由于CMA的误差量较大，从而步长较小，CMA的跟踪能力有限，因而，在DFE设计中，CMA常常作为均衡器的初始化算法，即对多径信号的时延和幅度进行粗略估计。而DD_LMS算法相对于CMA有更低的MSE水平，并且DD_LMS具有较低的误差量，从而步长更大，跟踪能力强，因而，在DFE设计中，DD_LMS常常作为均衡器稳定后的自适应算法。3．设计思想由于我们设计的DFE是一个比较复

5、杂的系统，我们在设计中根据功能块自下而上分层次进行，这样可以节省设计时间，减少设计输入的错误，消除重复的电路元件，并能简化校验于进行修改，在实际设计中，按照模块的大小和功能分成三部分：如图二所示，PARTI包括接口和DFE均衡器，PARTII包括判决器和误差控制函数运算模块，PARTIII为抽头系数调整部分。http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛出于灵活性的考虑，系统采用类似于集散控制而非集中控制的方案，也就是系统没有一个中心控制器，这样可以保持三个部分的相对独立，若要改变设计，比

6、如改变算法，只需要改变误差控制函数运算模块即可。各模块的恰当分割大大增加了系统的灵活性。4．各模块的FPGA实现4．1接口模块本系统并未涉及具体的A/D器件，仅根据常用的A/D器件的工作信号设计系统接口模块。在转换完成后，一般A/D器件输出一个低电平信号作为A/D的允许信号。该信号在系统中为输入信号ad_end，接口模块系统时钟始终监控ad_end的电平变化，当检测到ad_end的低电平时，接口模块产生一个“开始”脉冲作为允许信号，允许DFE的延迟环节接收输入数据，并开始移位。其实现如图三所示。4．2DFE模块均衡器分为FFE(FeedforwardEqu

7、alizer)和FBE(FeedBackwardEqualizer)两部分,结构类似，前馈滤波器为32阶的FIR滤波器，反馈滤波器为64阶的IIR滤波器，滤波器系数宽度都为16位，精度为15位，输入数据宽度为12位，精度为10位，判决器输出数据为2位，精度为0位，该模块主要由输入移位寄存器和卷积模块组成。（1）输入移位寄存器对于前馈滤波器，由于共有32阶，因此输入寄存器的长度为32。定义一个32×12的二维数组FFF[32][12],复位信号有效时，FFF清零。复位信号无效，而输入使能信号有效时，每来一个时钟上升沿，就从输入端进入一个数据，上一时刻的数据分

8、别前移一位，最前面的数据被第二个数据覆盖。http://www.e