第三讲veriloghdl基础

第三讲veriloghdl基础

ID:34474370

大小:997.55 KB

页数:50页

时间:2019-03-06

第三讲veriloghdl基础_第1页
第三讲veriloghdl基础_第2页
第三讲veriloghdl基础_第3页
第三讲veriloghdl基础_第4页
第三讲veriloghdl基础_第5页
资源描述:

《第三讲veriloghdl基础》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、Thesuccess'sroad红色飓风红色飓风FFPPGAGA普及普及行动行动第三讲第三讲VVereriillogogHHDLDL基础基础www.farsight.com.cnPDF文件使用"pdfFactoryPro"试用版本创建Ìwww.fineprint.com.cnÌ远见品质联系方式姚老师Email:yaoyuan@farsight.com.cnPDF文件使用"pdfFactoryPro"试用版本创建www.fineprint.com.cn远见品质内容安排v硬件描述语言基本语法和实践(1)VHDL和VerilogHDL的各自特点和应用

2、范围(2)VerilogHDL基本结构语言要素与语法规则(3)VerilogHDL组合逻辑语句结构(4)VerilogHDL时序逻辑语句结构(5)VerilogHDL程序设计中需要注意的问题.(7)上机实践(VerilogHDL/VHDL)PDF文件使用"pdfFactoryPro"试用版本创建www.fineprint.com.cn远见品质什么是硬件描述语言HDLv具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言v这种特殊结构能够:Ø描述电路的连接Ø描述电路的功能Ø在不同抽象级上描述电路Ø描述电路的时序Ø表达具有并行性vHDL主

3、要有两种:Verilog和VHDLØVerilog起源于C语言,因此非常类似于C语言,容易掌握ØVHDL起源于ADA语言,格式严谨,不易学习。ØVHDL出现较晚,但标准化早。IEEE1706-1985标准。PDF文件使用"pdfFactoryPro"试用版本创建Ì糿www.fineprint.com.cn远见品质为什么使用HDLv使用HDL描述设计具有下列优点:Ø设计在高层次进行,与具体实现无关Ø设计开发更加容易Ø早在设计期间就能发现问题Ø能够自动的将高级描述映射到具体工艺实现Ø在具体实现时才做出某些决定vHDL具有更大的灵活性Ø可重用Ø可以选

4、择工具及生产厂vHDL能够利用先进的软件Ø更快的输入Ø易于管理PDF文件使用"pdfFactoryPro"试用版本创建Ì糿www.fineprint.com.cn远见品质VHDL和VerilogHDL的比较v由于VerilogHDL早在1983年就已推出至今已有十三年的历史因而拥有广泛的设计群体,成熟的资源比VHDL丰富。而Verilog与VHDL相比最大的优点是它是一种非常容易掌握的硬件描述语言而掌握设计技术,而掌握VHDL就比较困难v目前版本的VerilogHDL和VHDL在行为级抽象建模的覆盖范围方面也有所不同。一般认为VerilogHD

5、L在系统描述方面比VHDL强一些。VerilogHDL较为适合算法级,寄存器传输级,逻辑级,门级设计。而VHDL更为适合特大型的系统级设计PDF文件使用"pdfFactoryPro"试用版本创建糿www.fineprint.com.cn远见品质Verilog的历史vVerilogHDL是在1983年由GDA(GateWayDesignAutomation)公司的PhilMoorby所创。PhiMoorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人。v在1984~1985年间,Moorby设计出了第一个Verilo

6、g-XL的仿真器。v1986年,Moorby提出了用于快速门级仿真的XL算法。v1990年,Cadence公司收购了GDA公司v1991年,Cadence公司公开发表Verilog语言,成立了OVI(OpenVerilogInternational)组织来负责VerilogHDL语言的发展。v1995年制定了VerilogHDL的IEEE标准,即IEEE1364。PDF文件使用"pdfFactoryPro"试用版本创建糿www.fineprint.com.cn远见品质Verilog的用途vVerilog的主要应用包括:ØASIC和FPGA工程师

7、编写可综合的RTL代码Ø高抽象级系统仿真进行系统结构开发Ø测试工程师用于编写各种层次的测试程序Ø用于ASIC和FPGA单元或更高层次的模块的模型开发PDF文件使用"pdfFactoryPro"试用版本创建¢糿www.fineprint.com.cn远见品质抽象级(LevelsofAbstraction)vVerilog既是一种行为描述的语言也是一种结构描述语言。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别包括:行为综合系统说明-设计文档/算法描述综合前仿真RTL/功能级-Verilog逻辑综合门级/结构级综合后仿真-Veri

8、log版图/物理级版图-几何图形PDF文件使用"pdfFactoryPro"试用版本创建掂¢www.fineprint.com.cn远见品质抽象级选择

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。