利用fpga实现多路话音/数据复接设备

利用fpga实现多路话音/数据复接设备

ID:34426675

大小:177.34 KB

页数:4页

时间:2019-03-06

利用fpga实现多路话音/数据复接设备_第1页
利用fpga实现多路话音/数据复接设备_第2页
利用fpga实现多路话音/数据复接设备_第3页
利用fpga实现多路话音/数据复接设备_第4页
资源描述:

《利用fpga实现多路话音/数据复接设备》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、维普资讯http://www.cqvip.com[FPGA/CPLD,PAOGAAMMABLELOGIC]可编程逻辑器件毫题利用FPGA实现多路话音/数据复接设备Torealizecoalitionequipmentofmuti-routedataandvoiceusingFPGA解放军理工大学卫星重点宴验室黄争1.引言言部分;其次,对数据复接分接、帧头同叫比特复接,即复接时每支路依次复接随着现代通信向着多业务方向发展,步捕获以及由DDS进行时钟分频做了详一个比特。按位复接方法简单易行,设为了节省信道资源、降低调制解调设备细的设计分析,并

2、给出了相应的设计流备也简单,存储器容量小,目前被广泛的复杂度,数据复接设备得到了更充分程图和原理图;再次,分析仿真结果,从采用,其缺点是对信号交换不利。按字的利用。它能将多路不同类型的数据流结论对设计过程进行验证;最后,总结复接,一个码字有8位码,它是将8位码复接成一路高速数据流,通过信道传输,全文。先储存起来,在规定时间对各个支路轮在收端分接出发端对应的数据流,以实流复接,这种方法比较复杂,具体原因现多业务双向通信。2.数据复接方法与实现后续分析。还有一种是按帧复接,这种这里利用了XILINX公司的数字复接的方法主要有按位复接、方法的存

3、储容量要求太大,而且不适用VIRTEX一ⅡPRO系列FPGA实现了按字复接和按帧复接三种。按位复接又于同步与异步复接情况。这里选用按字数据复接、数据分接及帧同步过程。之·一口序列—_.1猾动时r一所以选用FPGA完成设计功能,是由于I捌关钟广_]数据复接、分接涉及大量的时序过程,序列广—.1I模⋯块控广]FPGA综合工具应用了广泛的时序调整数■叠{'、与流水处理技术以改善时序电路性能。—l巧妙地应用流水处理技术,可以实现输控据数入输出端口之间寄存器的移动和均衡实现逻辑的分隔,并且不会对原有设计引入额外的处理等待延迟,可以实现高性制—面.I

4、接复—圃据专能设计的高效率综合,确保最优的时序模分,—性能。该设备输入端是8路话音,16路数据,其中8路并行输入的话音均分为块1模接譬V1、V2,16路并行输入的异步数据均分,为d1、d2,设备完成将并行输入复接为—p—用—广叫l块模}一路高速数据流(复接后的帧格式见图块3)经过信道传送后再由分接模块分解出————————————●Hl-各个支路。设计流程图见图1所示。本文结构安排如下:首先,介绍引图1话音/数据复接设备框图ELECTRONICPRODUCTSCHINAMAY200549维普资讯http://www.cqvip.com可编

5、程逻辑器件苣题[I=P61t/CPI.D。PR06RR卜1卜11tl31.1=1.06IC]elk512功Ⅲ@一三二二—一l=F=L.—WDE1eINE尊0a(‘一●clk35囤一CLK固一三二二二三一图2DD$生成时钟原理图复接,原因是经过ADPCM编码后进入存放在ROM中。他们经过复接后得到块来避免缓冲读空问题,保证了各类数的话音数据为4bit并入(共2路),这里117kHz的高速数据流,送入信道,接收据的连续性。缓冲的深度与输入有很大将一组V1,V2看为8bit(1个字),数据端通过同步头捕获模块进行帧同步,捕关系。现计算FIFO要

6、求具备的最低深度异步接收后出来的数据,每组也为8bit。获后由数据分接模块进行分路,得到发(其宽度话音为4bit,数据为8bit):在设计数据复接与分接设备过程中,端对应的8路话音,16路数据。由于本首先对FIFO的工作过程做一个简主要有用DDS生成所需时钟、帧结构定设计输入端还需要插入数据指示、话音要说明,AsynchronousFIFO是一个先义、码速调整、控制模块设计、帧同步头信令等码元(以供区分业务类别),在此,入先出存储器,并具有支持读写时钟不捕获设计几大难点,现分别做一说明:我分析了复接端多路输入时钟与合路后同步的功能,在输出

7、口有eITIptY指示1)DDS生成时钟:本设计的晶振为读取时钟的关系,同时综合考虑同步话(empty:1,表示下一时钟所读的数据30MHz,由总体考虑所需的话音时钟为音的解复接后的连续性以及异步数据的为无效数据,反之为有效)。这里在控制8kHz,异步数据为117kHz。所以可以重要性等问题,定义如图2的帧格式。模块中要求在最后一位即第2“个bit处先由30MHz时钟源由DDS得到这里需要强调的是异步数据在帧格对设备中所有FIFO复位,目的是防止缓4.096MHz的时钟,再由4.096MHz这式里的定义,数据是突发性质的异步数冲存储器被取

8、空。个时钟进行512分频得到8kHz时钟,由据,虽然数据的传输速率很高为输入端单路话音是以8×4(Kbit)4.096MHz时钟进行35分频得到117kbps,但是其平均速率很低,经过实传送,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。