同步复接器_分接器的fpga设计与实现毕业论文

《同步复接器_分接器的fpga设计与实现毕业论文》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、拟建中的阜阳市中国XXXX国际服装城依托中国XX国际服装城，拟建成为皖西北地区规格最高、规模最大、商务及功能最优的现代化、国际化服装专业市场，建设规模占地约128亩，建筑面积约25万平方米，项目总投资约5亿元人民币。经过1--2年的开发建设，能达到正常运营期的中国XX.XX国际服装城将吸纳全国和世界各地的经销商、代理商企业物流总部等500—1000家，预计年交易额实现68亿元人民币，每年实现税收8000—10000万元人民币，每年实现利润1.68亿元人民币，实现就业和创业人员约2万以上。毕业论文同步复接器/分接器的

2、FPGA设计与实现经济增长：在优化结构、提高效益和降低消耗的基础上，“十一五”期市GDP年均增长12%以上（现14%以上），2010年达到650亿元以上，人均GDP力争1000美元；财政收入达到80亿元；规模以上工业销售达到550亿以上；全社会固定资产投资年均长20%，五年累计1000亿元；社会消费品销售额260亿元，年均增长20%，外贸进口总额2.5亿美元，年均增长15%；五年累计招商引资突破500亿元，力争达到600亿元拟建中的阜阳市中国XXXX国际服装城依托中国XX国际服装城，拟建成为皖西北地区规格最高、规模

3、最大、商务及功能最优的现代化、国际化服装专业市场，建设规模占地约128亩，建筑面积约25万平方米，项目总投资约5亿元人民币。经过1--2年的开发建设，能达到正常运营期的中国XX.XX国际服装城将吸纳全国和世界各地的经销商、代理商企业物流总部等500—1000家，预计年交易额实现68亿元人民币，每年实现税收8000—10000万元人民币，每年实现利润1.68亿元人民币，实现就业和创业人员约2万以上。一.复接器的设计本设计采用了将复接器通过软件来实现，尽可能用软件来实现更多的硬件电路[18~19]。在FPGA设计中采用

4、了分层设计，顶层为整个系统的原理框图(见图1)，框图中包含了构成同步数字复接器的主要模块，然后按各模块的功能分别进行设计[20]。输出电路时钟分频器内码控制器内码产生器内码产生器内码产生器内码产生器时序发生器图1四路同步复接器的VHDL建模框图图1的四路同步复接器框图由分频器、内码控制器、时序产生器、内码产生器、输出电路等模块组成[21~22]。分频器模块的作用是用来产生一个256KHZ的时钟信号，内码控制器模块的作用是通过三个地址控制端来控制内码发生器的码字依次输出，时序发生器模块的作用是产生四路时序来控制四路信

5、号的输出，内码产生器模块的作用是将八路并行输入码通过串行输出，输出电路模块的作用是用一个三态门来控制四路信号分时输出，从而实现复接功能。复接器的VHDL设计根据所划分的几大模块分别用VHDL语言去描述，最后用元件调用语句和例化语句将它们连接起来。1.分频器分频器实际是一个计数器，在本设计中，其作用是将由晶体震荡电路产生的4096KHZ的方波信号进行分频，其16分频(即256KHZ时钟)输出端作为内码控制器的控制输入端。其建模流程图如图2所示。时钟CLK输入开始计数经济增长：在优化结构、提高效益和降低消耗的基础上，“

6、十一五”期市GDP年均增长12%以上（现14%以上），2010年达到650亿元以上，人均GDP力争1000美元；财政收入达到80亿元；规模以上工业销售达到550亿以上；全社会固定资产投资年均长20%，五年累计1000亿元；社会消费品销售额260亿元，年均增长20%，外贸进口总额2.5亿美元，年均增长15%；五年累计招商引资突破500亿元，力争达到600亿元拟建中的阜阳市中国XXXX国际服装城依托中国XX国际服装城，拟建成为皖西北地区规格最高、规模最大、商务及功能最优的现代化、国际化服装专业市场，建设规模占地约128

7、亩，建筑面积约25万平方米，项目总投资约5亿元人民币。经过1--2年的开发建设，能达到正常运营期的中国XX.XX国际服装城将吸纳全国和世界各地的经销商、代理商企业物流总部等500—1000家，预计年交易额实现68亿元人民币，每年实现税收8000—10000万元人民币，每年实现利润1.68亿元人民币，实现就业和创业人员约2万以上。=15计数器清零计数器计数图216分频计数器流程图分频器的VHDL描述程序如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logi

8、c_unsigned.all;entitycount16isport(clk:instd_logic;d,c,b,a:outstd_logic);endcount16;architecturertlofcount16issignalcount_4:std_logic_vector(3downto0);beginprocess(clk)beginif(clk'