组合可编程逻辑器件

组合可编程逻辑器件

ID:34424794

大小:761.16 KB

页数:53页

时间:2019-03-06

组合可编程逻辑器件_第1页
组合可编程逻辑器件_第2页
组合可编程逻辑器件_第3页
组合可编程逻辑器件_第4页
组合可编程逻辑器件_第5页
资源描述:

《组合可编程逻辑器件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、4.5组合可编程逻辑器件概述一、数字电路的发展与可编程器件的出现集成度:SSICMSICLSICVLSIC高效、低耗、高精度、高稳定、智能化。逻辑功能:通用型:54/74系列、74HC系列、74HCT系列等VLSIC随系统规模扩大:焊点多,可靠性下降功耗增加、成本升高占用空间扩大专用型:ASIC(ApplicationSpecificIntegratelCircuit)要承担设计风险、系统设计师们希望自己设计ASIC芯片,缩短设计周期,周期长、成本高能在实验室设计好后,立即投入实际应用。可编程器件(PLD:ProgrammableLogi

2、cDevice)二、PLD的发展态势¢向高集成度、高速度方向发展集成度已达到400万门以上¢向低电压和低功耗方向发展,5VÆ3.3VÆ2.5VÆ1.8VÆ更低¢向内嵌多种功能模块方向发展RAM,ROM,DSP,CPU等¢向数、模混合可编程方向发展三、PLD的性能特点1、逻辑功能强:PLD如一堆积木,它能完成任何数字器件的功能,用户可以自己设计上至高性能CPU,下至简单的MSIC电路。2、集成度高:可以替代多至几千块通用IC芯片极大减小电路的面积和电路连接,从而大大降低功耗,提高抗干扰能力,和可靠性。3、设计方法灵活:可通过传统的原理图输入

3、法或是硬件描述语言,自由的设计一个数字系统。使用PLD器件设计的系统,可以不受标准系列器件在逻辑功能上的限制。4、具有完善先进的开发工具:¢提供语言、图形等设计方法,十分灵活¢通过仿真工具来验证设计的正确性5、系统处理速度高:用PLD与或两级结构实现任何逻辑功能,所需的逻辑级数少。这不仅简化了系统设计,而且减少了级间延迟,提高了系统的处理速度。6、系统具有加密功能:某些PLD器件,如GAL或高密度可编程逻辑器件本身具有加密功能。设计者在设计时选中加密项,可编程逻辑器件就被加密,器件的逻辑功能无法被读出,有效地防止逻辑系统被抄袭。7、使用方

4、便:可以反复地擦除、编程,方便设计的修改和升级四、可编程逻辑器件的分类1、按集成密度划分为可编程逻辑器件(PLD)低密度可编程逻辑器件高密度可编程逻辑器件(LDPLD)(HDPLD)PROMPLAPALGALEPLDCPLDFPGA四、可编程逻辑器件的分类2、按结构特点划分¢基于与或阵列结构的器件--阵列型¢PROM,EEPROM,PAL,GAL,CPLD¢CPLD的代表芯片如:Altera的MAX系列¢基于门阵列结构的器件--单元型¢FPGA世界著名厂家及网址¢www.altera.com¢最大的PLD供应商之一¢www.xilinx.

5、com¢FPGA的发明者,最大的PLD供应商之一¢www.latticesemi.com¢ISP技术的发明者¢www.actel.com¢提供军品及宇航级产品4.5.1PLD的结构、表示方法1、PLD的基本结构•可由或阵列直接输出,构成组合输出;•通过寄存器输出,构成时序方式输出。PLD主体输入信号互补输出函数输入与门或门输出乘积项和项电路阵列阵列电路输入反馈输入信号输入BA互补与或门门与门或门阵阵乘积项和项输入阵列阵列列列YZ(b)输出2.PLD的逻辑符号表示方法(1)连接的方式硬线连接单元被编程接通单被编程擦除单元(2)基本门电路的表

6、示方式与门或门ABCDF1L=A+B+C+DABCDF=A•B•C1F=A•B•CAA1&B≥1LBLCCDAABBAABBL3L3输出恒等于0的与门AAAABBAENL4AAAAEN输出为1的与门输入缓冲器三态输出缓冲器作业第5版:4.6.2第4版:8.3.1(3)编程连接技术PLD表示的与门熔丝工艺的与门原理图ABCDVCCABCDLL熔丝L=A•B•CVCC+(5V)R3kΩD15V5VAABCDVCCD2低电平L0V5VBD35V5VC高电平LA、B、C有一个输入低电平0VA、B、C三个都输入高电平+5VL=A•B•CABCDVC

7、CLVCCA、B、C中有一个为0ABCD输出为0;LA、B、C中都为1T1T2XT3T4X输出为1。连接连接连接断开L=ABC连接断开连接断开L=AC(4)浮栅MOS管开关叠栅注入MOS(SIMOS)管浮栅隧道氧化层MOS(FlotoxMOS)管浮栅MOS管快闪(Flash)叠栅MOS管用不同的浮栅MOS管连接的PLD,编程信息的擦除方法也不同。SIMOS管连接的PLD,采用紫外光照射擦除;FlotoxMOS管和快闪叠栅MOS管,采用电擦除方法。a.叠栅注入MOS(SIMOS)管当浮栅上带有负电荷时,使得MOS管的开启电压变高,如当浮栅上

8、没有电荷时,给控制栅加上大于V的控制电压(VT1T1果给控制栅加上V控制电压,MOS管仍处于截止状态。=5V),MOS管导通。T1GNDGND25V5V25V5ViD浮栅无电子浮栅有电子OVT

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。