现代数字系统设计(本科)第4章new

《现代数字系统设计(本科)第4章new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第4章数字系统的VHDL语言描述第4章数字系统的VHDL语言描述4.1VHDL语言描述数字系统的基本方法4.2VHDL语言的基本设计单元4.3VHDL语言构造体的描述方式4.4VHDL语言的主要描述语句4.5基本逻辑电路设计实例习题与思考题第4章数字系统的VHDL语言描述4.1VHDL语言描述数字系统的基本方法4.1.1VHDL语言描述电路的基本方法在电原理图中，如果要描述一个“与门”，那么在图上画出一个“与门”的逻辑符号就行了，如图4-1所示。a&cb图4-1“与门”的逻辑符号描述第4章数字系统的VH

2、DL语言描述人们看到了这个逻辑符号(如图4-1所示)，就会联想到两件事：(1)确定该逻辑有两个输入信号a和b，有一个输出信号c，而且都是位信号(每个信号占二进制位1位)。(2)根据逻辑符号形状判断，它是一个“与门”，在电路中实现“与”操作，即c=a·b。知道了这两点，该电路的功能就一目了然了。由此我们可以推论，要完整地描述一个系统或一个电路，就必须对输入和输出以及电路的功能这两部分作详细说明，从大规模的CPU到最简单的逻辑门都适用这一法则。从这个认识出发，用VHDL语言描述电路，就是要用相应的语句将电路

3、的输入和输出及电路的功能描述清楚，那么其结果是完全和电原理图描述等效的。第4章数字系统的VHDL语言描述在用VHDL语言描述一个“与门”时，其语言描述与电原理图描述的对应关系如图4-2所示。实体：描述输入输出acba&c构造体：描述功能bc＝a·b图4-2VHDL语言描述与电原理图描述的对应关系第4章数字系统的VHDL语言描述1．实体描述实体在电路描述中主要是说明该电路的输入和输出关系。此外，实体还定义电路名称及构造体中所使用的参数等。实体描述的一般书写格式如下：ENTITY实体名IS［类属参数说明］；

4、［端口说明］；END实体名；第4章数字系统的VHDL语言描述实体描述从“ENTITY实体名IS”开始，至“END实体名”结束。例如在图4-2中，实体描述可从“ENTITYand2IS”开始，至“ENDand2”结束。这里的大写字母表示实体描述的框架，所用的词都是VHDL语言的保留用词，用户在编程中一般不能将其用作它用。每个实体都应这样书写，它们是不可缺少和省略的部分。小写字母是设计者添写的部分，随设计单元的不同而不同。实际上，对VHDL语言而言，大写和小写都一视同仁，不加区分。这样规定仅仅是为了增加程序

5、的可读性而已。第4章数字系统的VHDL语言描述d0&≥1qd1&1sel图4-3二选一选择器的电原理图第4章数字系统的VHDL语言描述【例4-1】图4-3的VHDL语言描述：ENTITYmux2ISGENERIC(m:TIME:=1ns)；PORT(d0，d1，sel:INBIT；q:OUTBIT)；ENDmux2；ARCHITECTUREconnectOFmux2ISSIGNALtmp:BIT；BEGIN；PROCESS(d0，d1，sel)；VARIABLEtmp1，tmp2，tmp3:BIT；第4

6、章数字系统的VHDL语言描述BEGIN；tmp1=d0ANDsel；tmp2=d1AND(NOTsel)；tmp3=tmp1ORtmp2；tmp<=tmp3；q<=tmpAFTERm；ENDPROCESS；ENDconnect；第4章数字系统的VHDL语言描述1)类属参数说明类属参数说明必须放在端口说明之前，用于指定参数，如例4-1中的GENERIC(m:TIME=1ns)。该语句指定了构造体内m的值为1ns。这样，语句q<=tmpAFTERm；表示tmp经1ns延迟才送到q。在这个例子中，GENERI

7、C利用类属参数为q建立一个延迟值。第4章数字系统的VHDL语言描述2)端口说明端口说明是对基本设计实体(单元)与外部接口的描述，也可以说是对外部引脚信号的名称，数据类型和输入、输出方向的描述。其一般书写格式如下:PORT(端口名{，端口名}:方向数据类型名；…端口名{，端口名}:方向数据类型名)；(1)端口名。端口名是赋予每个外部引脚的名称，通常用一个或几个英文字母，或者用英文字母加数字命名之，例如图4-3中的外部引脚d0，d1，sel，q等。第4章数字系统的VHDL语言描述(2)端口方向。端口方向用来

8、定义外部引脚的信号方向是输入还是输出。例如，图4-3中的d0，d1，sel为输入引脚，故用方向说明符“IN”说明之，而q则为输出引脚，用方向说明符“OUT”说明之。凡是用“IN”进行方向说明的端口，其信号自端口输入到构造体，而构造体内部的信号不能从该端口输出。相反，凡是用“OUT”进行方向说明的端口，其信号将从构造体内经端口输出，而不能通过该端口向构造体输入信号。第4章数字系统的VHDL语言描述另外，“INOUT”用以说明该端口是双向的，可