cpldfpga在数字通信系统的应用new

《cpldfpga在数字通信系统的应用new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、http://www.paper.edu.cnCPLD/FPGA在数字通信系统的应用朱江，候朋，李岳大连海事大学信息工程学院（116026）摘要：本文对汉明码编码器的实现进行了研究，提出了汉明码编码实现的方法，用VerilogHDL设计了汉明码编码器并给出性能分析。实验仿真结果表明，该方案具有灵活性和高效性，使之成为的数字通信系统内部器件，可以应用在网络传输，存储器，校验纠错以及数据安全等方面。关键词：CPLD/FPGA;VerilogHDL;汉明码;MAX+PLUSⅡ.1引言近年来，由于微电子学和计算机技术的迅速发展，给EDA技术行业带来了巨大的变化

2、。HDL（hardwaredescriptionlanguage）硬件描述语言是一种描述电路行为的语言，是设计者[1]和EDA工具的界面，设计者通过HDL描述自己的设计对象。目前比较流行的HDL主要有VerilogHDL、VHDL、AHDL等，其中VerilogHDL和VHDL因为适合标准化的方面而最终成为IEEE标准。但是VerilogHDL比VHDL更容易掌握，并且完成同一功能的VerilogHDL条数一般仅为VHDL的1/3，VerilogHDL善于描述更低层设计包括结构级和物理层的设计，而VHDL设计技术很不直观，设计人员需要有EDA编程基础，

3、经过半年左右的专业培训才能掌握，所以用VerilogHDL的优越性高一些。作为学习HDL设计方法的入门和基础，是一种值得大力推广的[2]硬件描述语言。.2汉明码的基本原理[3]汉明码是一种能够纠正一个错码且编码效率较高的线性码。在偶数监督码中，无论信息位有多少，监督位只有一位，它使码组中“1”的个数为偶数，在接收端解码的时候，实际就是计算S=an-1⊕an-2⊕。。。。⊕a0，若S=0，就认为无错，若S=1，就认为有错。上式称为监督关系式，S为校正子。由于校正子S的取值只有这样两种，它只能代表有错和无错两种信息，而不能指出错码的位置。如果监督位增加一位

4、，即变成两位，可能有四种组合：00，01，10，11，故能表示四种不同虚报许，若用其中一种表示无错，则其余三种就有可能用来指示一位r错码的3种不同位置，同理，r个监督关系式就能指示一位错码的(2-1)个可能位置.一般说来,若码长为n,信息位数为k,则监督位数r=n-k.如果希望用r个监督位够造出r个监督关系式来指示一位错码的n种可能位置,则要求rr2-1≥n；2≥k+r+1；设分组码(n,k)中k=4.为纠正一位错码,要求监督位数r≥3.若取r=3,则n=k+r=7.我们用a6a5a4…a0表示7个码元,用S1S2S3表示三个监督关系式中的校正子,则S

5、1S2S3的值与错码位置的关系如下表.-1-http://www.paper.edu.cn表ⅠS1S2S3错码位置S1S2S3错码位置001a0101a4010a1110a5100a2111a6011a3000无错由表可知,仅当一错码位置在a2a4a5a6时,校正子S1为1,否则S1为0.这就意味着a2a4a5和a6构成偶数监督关系S1=a2⊕a4⊕a5⊕a6同理S2=a1⊕a3⊕a5⊕a6S3=a0⊕a3⊕a4⊕a6在发送端编码时，信息位a6a5a4和a3的值决定于输入信号，因此它们是随机的。监督位a2a1和a0应根据信息位的取值按监督关系来确定，即

6、监督位应使上三式中的S1S2S3的值为零。a2⊕a4⊕a5⊕a6=0a1⊕a3⊕a5⊕a6=0a0⊕a3⊕a4⊕a6=0有上式移项运算，解出监督位a2=a4⊕a5⊕a6a1=a3⊕a5⊕a6a0=a3⊕a4⊕a6根给定信息位后，可直接计算出监督位，如下表表Ⅱ信息位监督位信息位监督位a6a5a4a3a2a1a0a6a5a4a3a2a1a000000001000111000101110011000010101101001000111101011001010011011000010101101110101001100111110100011100011111

7、11接收到每个码组后，先按上式计算出S1S2和S3，再按上表判断错码情况。例如，若接收码组为0000110，则计算的S1=1，S2=1，S3=0，由于S1S2S3等于110，可知a5位有一错码。-2-http://www.paper.edu.cn上述方法构成的码称为汉明码。表Ⅱ所列的（7，4）汉明码最小码距是d0=3,这种码能纠正rrr一个错码或检测两个错码。汉明码的编码效率等于k/n=(2-1-r)/(2-1)=1-r/(2-1)=1-r/n.当n很大时，则编码效率接近1。可见汉明码是一种高效码。.3编码电路的实现[4]本设计的开发平台是MAX+PL

8、USⅡ,MAX+PLUSⅡ是Altra公司专为本公司生产的PLD的研制和应用开发的软件它的突出