基于vhdl的msk调制解调器的建模与设计

《基于vhdl的msk调制解调器的建模与设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据PLDCPLDFPGA设计与应用文章编号：1008-0570f2006)07-2-0205-03基于VHDL的MSK调制解调器的建模与设计ModelingandDesigningBasedollVHDLforDigitalMSKModulatorandDemodulator(桂林电子年糍大学)段吉海胡媛媛Duan．JihaiHu，Yuanyuan摘要：针对待统的最小频移键控(MSK)的调制解调方式，提出一种基于甚高速硬件描述语言(VHDL)的数字式MSK调制解调模型。这种新建模方式诬于在目标芯

2、片FPGA／CPLD上实现MSK调制解调功能。新的MSK调串J嚣模型引入一个特殊相位计模块，控制已调信号的相住连续性；新的MSK解调器根据其调制嚣模型．采用比较器和有特殊关系的计数器采实现。通过理论推导和系统vHDL的编程设计与时序仿真．结果表明新型MSK调制解调器模型在理论和实用上是可行的。关键词：最小频移键控：相位连续；甚高速硬件描述语言；相位计中图分类号：TN911．1：TP撇．1文献标识码：AAbstract：Fortheconventionalmodulationanddemodmation

3、ofMinimumFrequencyShigKeying(MSK)．theIleWmodeIsformodu．1“onanddemoduIationondigitulMSKbasedonVHDLaredeveloped．nenewmodelsCallmadeiteasytoreulizeMSKmodula．tionanddemodulationoNatargetchipofFpGA，CPLDAspecificDh鼬emetermodtileisusedtocontrulthephasecontinua

4、t50nofmodulatedsignalsinthenewMSKmodulatorAndacomparatorandcounters，amongthemwithspecificrelations，arcdesignedinthenewMSKdemodulator．BasedorlVHDL，bythesystemdesigningandsimulating，theresultsshownodifferencebothintheoryandinexperiment．Keywords：MSK，PhaseC

5、ontinuation，V助L，Pha鼬Meter．引言随着EDA技术的迅猛发展．ASIC的广泛应用，现代通信技术的发展也将进人一个新的阶段，对数字通信系统的ASIC芯片研究有着重要的实践性意义。本文尝试对MSK调制解调器进行基于VHDL的建模与设计。MSK(最小频移键控．MinimmnFrequencyShiftKeying)是一种重要的改进型数字调制方式，指这种调制方式能以最小的调制指数(O．5)获得正交信号，具有包络恒定、相位连续、频带利用率高的优点。普通的MSK调制采用模拟载波．而FPGA芯片

6、要求输入输出都是TrL电平．为了适应FPGA的设计特点．本文提出一种采用数字载波的MSK调制方式．不防称之为数字MSK。它几乎具有模拟MSK的全部优点，且通过解调能恢复出原有基带信号，构成一个完整的数字MSK调制解调系统。新的MSK调制器模型引入一个特殊相位计模块，控制已调信号的相位连续性；新的MSK解调器根据其调制器模型。采用比较器和特殊关系的计数器来实现。通过理论推导和系统VHDL的编程设计与时序仿真，来验证建模与VHDL设计的正确性。段吉海：副教授基金项目：广西科学基金资助项目(桂科基05750

7、96)广西教育厅科研项目(D20334)1数字MSK调制器的建模与设计MSK是相位连续的2FSK．其表达式为r仃]y雠e)=cosI罐+：}‰t+体l七瓦≤f蔓(七十l以(1)L直6J式中，表第u。个码元中的信息，其取值为+l或一1，饥表第k个码元的相位常数。由式(1)可知，MSK的两载波频率分别为“嘉’1h和n去。‘0’信号和‘1’信号在一个码元时间内恰斗1b好相差w。相位常数‘P。的选择应保持已调信号在码元转换时刻(即比特转换时刻)相位连续，可导出其相位约束条件为：张2{嚷翌。，篡U。k=：_㈤若

8、初始相位为零，则‘P。取值为0或w。由式(1)可推出其正交表达式为：y№e)=cosegcos(崇帅吲掣)一ukcosqlmn(鲁‘)sin(02f)(3)模拟MSK调制器便是由上式出发构成的．而本文的数字MSK调制器是由相位约束条件出发的。本文介绍了一种全薪的MSK调制办法，可以简单地用数字电路里常用的分频，计数，反相，选通模块构成。这些模块都是很容易用VHDL语言描述的，编程起来也当方龠菌嗍邮局订阅号：82-946360元．1jF一205万方数据PL