基于fpga的虚拟仪器的设计与实现

《基于fpga的虚拟仪器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据2008年11月湖北成人教育学院学报Nov，208第14卷第6期JournalofHuBeiAdultEducationInstituteVO1．14NO．6基于FPGA的虚拟仪器的设计与实现奚素霞(湖南信息职业技术学院，湖南长沙，410205)[摘要]论述基于FPGA技术兼有数字信号发生器和逻辑分析仪功能的虚拟仪器的设计方案及具体实现方法。FPGA集成了串口通信、分频、RAM读写、数据采集、信号发生器等功能模块，具有成本低，频率高，修改扩充方便、抗干扰性好等特点。利用VB编程技术实现友好的虚拟仪器面板。[关键词]虚拟仪器；FPGA；数字信号发生器；逻辑分析仅[中图分类号

2、]TM935【文献标识码】A【文章编号]1673--3878(2008)06_-0122—021引言运用Flea可编程逻辑器件，结合硬件描述语言VerilogHDL，我们通过对FPGA的不同编程实现逻辑了分析仪和信号发生器，可以相继开发出频谱分析仪、示波器、扫频仪、网络分析仪等，亦可集这些功能于一身的通用虚拟仪器。仪器采用外置型，功能卡与PC通过串口连接。串口传输无论从硬件或软件来看，实现都最方便(只需三根线，收RXD、发TXD、地GND)。虽然常用的PCI总线或ISA总线插卡式大大提高传送速率，但也增加了系统设计复杂度，而且内置式可能会同计算机现有可插拔硬件冲突，而设计成外置式

3、虚拟仪器无需驱动，插拔更为方便，避免硬件冲突问题。用FPGA实现串口模块，串口通信速率最高达到115200bit／s，足以满足我们设计功能要求。2系统原理功能卡采用美国Xilinx公司Spantanll系列FPGAxC2s150芯片完全实现，集成分频、地址控制、串口传输、数据采样、波形生成等诸多模块。XC2S150有3888个逻辑单元，系统门150000个，可编程逻辑模块(CLB)864个，可编程输入输出模块(I／O)2,(,o个，提供特有片上RAM⋯构造(BlockSelectRAM)。系统硬件框图和功能卡FPGA实现结构如图l和图2所示。功能卡l计算机而讳坠到FPGA—叫鲨兰

4、竺生。-术米姒撕RAM叫信号输入图1系统硬件框图一形发，lJ矧B路输}Hi哆采恻Ij路输出图2功能卡FPGA实现结构图2．1数字信号发生器采用存储式，即将预先计算的波形数据放在存储器中，产生周期性预定的波形，可以达到很高的重复频率。PC端用户界面编辑好8路波形，通过计算机串口将波形参数发送给FPGA，FPGA将其存入RAM，然后根据RAM中数据输出8路信号波形。每通道波形参数由16bits波形数据和16bits基准时钟分频数组成，共需传送(16+16)×8=256bits数据，串行传输遵循RS232协议，串行数据默认设置为波特率I15Kbit／s，8位数据位，1位停止位，无奇偶校

5、验位。数字信号是通过对基准时钟进行分频得到的，输出波形频率lout与基准频率fdk、分频数N、占空比之间的关，，^7系为：厶=篙其中N=l，2-．．2坫一l，输出数字波形占空比为m：n，n，GA时钟频率80MHz。系统输出信号的频率分辨率Af与输出波形的最低频率fout(miII)相等：[收稿日期】2008—08—20[作者简介】奚素霞，河北邢台人，湖南信息职业技术学院讲师。主要从事电路和EDA的教学与实践研究。·122·万方数据Af=世L手I—=一610Hzl十l在进行软件设计时，为每个输出通道分别构造一个计数器。运行时，计算得到的分频数N和相应波形数据被送到波形参数寄存器中。

6、当下一个基准时钟脉冲到来时，计数器获得分频数，并开始作减l计数。当计数到达终值时，通道输出一个波形数据，计数器恢复初值，然后等待下一次计数，共完成基长16位波形数据输出。之后，程序马上开始下一个周期16位波形，由此不断进行下去。2．2逻辑分析仪一台逻辑分析仪应包括如下几个基本部分：①采样部分：捕捉并暂存被测多路信号的状态，为存储器提供稳定的输入信号；②存储部分：按时间顺序存储多路数字信号的状态；③显示部分：依存储器内容以波形图的方式显示各路数字信号的状态；④控制部分：控制以上三部分协调工作。PC将采样频率通过串口送给Flea，FPGA根据该频率对8路外来信号采样，采样值存入RAM

7、，然后根据RAM中信号的采样值发送给PC机，由PC上的虚拟界面显示8路信号，并以文件的形式保存。支持两种基本工作方式：定时分析方式和状态分析方式。定时分析利用LA内部时钟对数字信号采样，也称为异步采样。状态分析采用被测数字系统的信号或时钟作为采样时钟对数字信号进行采样，也被称为同步采样。根据Nyquist采样定理，理论上可分析信号的最高频率：‰一)=C＆／2=80M／2=40M为了保证精度，实测时限定至少以信号频率的5倍采样，即‰一)=h／5。3同步双口RAM无论是数字信号发生器