32位软核处理器niosii的以太网接口设计与实现

32位软核处理器niosii的以太网接口设计与实现

ID:34136614

大小:210.51 KB

页数:3页

时间:2019-03-03

32位软核处理器niosii的以太网接口设计与实现_第1页
32位软核处理器niosii的以太网接口设计与实现_第2页
32位软核处理器niosii的以太网接口设计与实现_第3页
资源描述:

《32位软核处理器niosii的以太网接口设计与实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电子测量技术第30卷第1期测试系统与组件ELECTRONICMEASUREMENTTECHNOLOGY2007年1月32位软核处理器NIOSII的以太网接口设计与实现陈小毛陈尚松(桂林电子科技大学桂林541000)摘要:本文阐述了32位软核处理器NIOSII以太网接口的实现方法,结合SOPC可以灵活配置的特点,定制了硬件系统,给出了软件设计的主要流程及部分实现要点。在FPGA上构建SOPC系统,并在NIOSII上移植了操作系统uClinux,编写了软件驱动程序,通过PC向片上可编程系统发数据包,可以从以太网接口获得所有数据包的返回信息。

2、实验表明,以NIOSII和DM9000A以太网控制器构成的网络化测控系统,结构简单、性能稳定可靠。关键词:NIOSII;以太网接口;DM9000A;SOPC中图分类号:TN941131文献标识码:AImplementationanddesignoftheEthernetinterfacebasedon322bitIPcoreNIOSIIChenXiaomaoChenShangsong(GuilinUniversityofElectronicTechnology,Guilin541000)Abstract:Thepaperanalyzed

3、thetechniquetodesigntheEthernetinterfaceforembeddeddevicewith322bitIPcoreNIOSII.WithflexibilityenabledbySOPCBuilder,itbuiltaNiosIIhardwaresystem.ItalsodescribesanoverviewofthearchitectureandsoftwareframeworkfortheEthernetinterface.BuildSOPConFPGA,portOSuClinuxonNIOSII,pr

4、ogramEthernetdriver;receiveallpacketsfromEthernetinterfacewhichwassendfromPC.IthasbeenprovedbytheexperimentthattheembeddedsystemwhichisimplementedbyNIOSIIandDM9000AEthernetcontrollerishighreliableandsimplearchitecture.Keywords:NIOSII;Ethernetinterface;DM9000A;SOPC最后分析软件设

5、计中的技术要点。0引言1硬件电路设计随着信息技术特别是网络技术的发展,如何将电子设备网络化,以便人们能够远程获取信息,远程控制设备的本设计中采用了ALTERA公司的CYCLONEII系统运行,已成为业界关注的焦点。因特网应用包括视频游戏中的器件EP2C35F672,定制了一个32位的RISC,外加控制台、机顶盒、智能家电,以及测量控制系统等。这类系SDRAM控制器、内部定时器以及用户自定义的以太网接统需要通过以太网进行通信和数据处理,以太网接口设计口电路。硬件电路如图1所示。与实现是其中关键部分。可编程片上系统SOPC是ALTERA公司

6、针对复杂电子系统设计提供的一种解决方案。利用QuartusII及相关设计软件,工程师可以灵活定制硬件电路,开发专用软件程序,构建完整的嵌入式系统。NIOSII是ALTERA公司提供的一个软核精简指令处理器,它可以自定制指令,远程硬件升级,在网络化测试控制系统中最能体现它的优势。本文首先介绍了采用NIOSII构建片上可编程片上系统SOPC的过程,接着给出了采用DM9000A的以太网接口的硬件框图,使用VerilogHDL设计了外设接口电路。图1以太网接口电路·150·陈小毛等:32位软核处理器NIOSII的以太网接口设计与实现第1期通过S

7、OPCBuilder可以很快在FPGA上构建一个嵌址范围时,允许读写内部静态RAM的指针自动回到初始入式系统。首先,定制软核NIOSII,高速CPU,提供分支地址。确定要发送数据包的长度,准备写数据到静态预测,4Kbyte指令缓冲器,4Kbyte指令缓冲器,硬件乘法RAM,在16位模式下,写指针每次加2。把所有数据写入器,支持JTAG下载调试;8MSDRAM用来存放用户数据发送缓冲区,请求开始发数据,发完以后自动清零。等待和程序;设计用户接口电路与DM9000A连接,采用发送结束,网络状态寄存器清零,打开接收中断。VerilogHDL编

8、写DM9000A和NIOSII系统连接逻辑电2.3数据包的接收路,实现高速以太网通讯。运行SOPCBuilder生成系统文初始化结束或数据发送结束后,DM9000A都处于接件,创建在NIOSII硬件系统上运

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。