基于fpga控制vga显示的多通道数字示波器的设计

《基于fpga控制vga显示的多通道数字示波器的设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

万方数据2011年7月15日第34卷第14期现代电子技术ModernElectronicsTechniqueJul．2011V01．34No．14基于FPGA控制VGA显示的多通道数字示波器的设计王至秋(青岛农业大学机电工程学院，山东青岛266109)摘要：为了实现对O～1MHz的信号进行测量以及显示的目的，制作了基于SOPC技术的VGA显示数字存储示波器。采用硬件与软件相配合的设计方法，主要模块有基于FPGA的最小系统模块、信号调理电路模块、AD采样模块、触发电路模块，VGA显示模块、4×4矩阵键盘模块和RAM存储以及FLASH存储模块。具有模拟信号可进行任意电平触发、数字信号可使用上升沿和下降沿触发．存储回放，垂直灵敏度挡住设王、扫描速度档位设置、VGA显示多个界面等特点。通过波形测量实验，得到较好的显示渡形。关键词：FPGA；数字示波器；A／D采样；VGA显示中图分类号：TN919—34文献标识码：A文章编号：1004—373X(2011)14—0055-03DesignofThree-channeldigitalOscilloscopesforControllingVGADisplayBasedonFPGAWANGZhi-qiu(CollegeofEleetromechanicalEngineering，QingdaoAgriculturalUniversity，Qingdao266109·China)Abstract：InordertOachievethe0～1MHzsignalmeasurementanddisplay。theVGAdisplaydigitalstorageoscilloscopebasedonSOPCtechnologyisdesigned．Thecompatiblehardwareandsoftwaredesignmethodisadopted．ThisproductionconsistsoftheminimumsystembasedonFPGA，signalconditioningcircuit，ADsamplingmodule，triggercircuit，VGAdis—playmodule。4×4matrixkeyboard，RAMmemorymoduleandFlashmemorymodule．Ithasthecharacteristicsofarbitraryleveltriggerforanalogsignals，risingandfallingedgetriggerfordigitalsignal，storageplayback，verticalsensitivityset，scanningspeedset。multi-interfaceVGAdisplayandSO0n．Thebetterwaveformdisplaywasobtainedbywaveformmeasuringexperiments．Keywords：FPGA；digitaloscilloscope；ADsampling；VGAdisplay随着信息技术的发展，对信号的测量技术要求越来越高，示波器的使用越来越广泛。模拟示波器使用前需要进行校正，使用比较麻烦；而数字示波器，由于受核心控制芯片的影响，对输入信号的频率有严格的限制。基于FPGA的数字示波器，其核心芯片可达到50万门[1]，配合高速外围电路，可以测量频率为1MHz的信号，有效地克服了以往示波器的不足。1系统方案设计设计的数字示波器系统主要使用了Xilinx系统的开发环境，并在此环境内部建立了AD采样控制模块、键盘控制模块、VGA显示模块等多个模块，从很大程度上减少了硬件电路的搭建，也因此提高了系统的稳定性和可靠性，系统框图如图1所示。另外，设计使用XPS将32位的MicroBlaze[23微处理器嵌入到了FPGA中，实现了可编程片的嵌入以及在可编程片上的系统设计。MicroBlaze通过LBM总线访问片上的存储模块BlockRAM，然后通过OPB总收稿日期：2011-02—28线上挂接外设进行接口连接和驱动。VGA显示部分采用双缓冲机制进行工作，在FP-GA内部建立RAM，按照一定时序降RAM内的缓存数据映射到VGA显示屏上。图1系统框图2硬件设计2．1信号调理电路模块信号调理电路模块，对输入的模拟信号进行处理，由于输入电压幅度为一2．5～+2．5V之间，而后一级 万方数据56现代电子技术2011年第34卷的AD模块采用了12位的高速A／D转换芯片ADS804，只能对0～2V的电压进行模／数转换，故需要将输入电压先抬升为o～5V，在应用运算放大器进行比例缩小，达到0---2V的模数转换要求。2．2A／D转换电路A／D转换模块采用存储采样数据的并行数据处理方法，这样可以使硬件电路得到最大程度的简化，同时也提高了系统的稳定性。AD部分的采样，选用实时采样[33技术。能够捕获到单个信号。采样速率为10MHz，即在最高频率1MHz时，实时采样可以在每周期采10个点以保证取到一个完整的信号波形。2．3触发电路模块触发电路模块属于外触发，对模拟信号实现任意电平触发，该模块采用电压比较器来实现单次触发。2．4存储模块存储模块包括内存储和外存储两部分，使用外部电路进行搭建的为外存储，内存储在软件部分进行说明。外部非易失性存储器模块采用存储容量为16KB的E2PROME铂芯片24C128，该芯片作为手动存储的存储介质，从而实现掉电不丢失的设计目的。2．5VGA显示模块VGA显示模块是建于FPGA内的双缓冲机制，由嵌入的MicroBlaze软核进行控制，能够进行多个页面间的切换。另外，每个界面，可以实现中文信息、彩色通道和所测输入波形的显示，并可控制显示内容的显示颜色。2．6键盘模块4×4矩阵键盘模块实现人机交互。通过键盘，可以对示波器的数字通道、模拟通道、混合通道、存储、回放、波形左移、波形右移等功能进行选择。3基于FPGA的软件设计FPGA的硬件主要包括：触发电路模块、数字信号发生模块、存储模块、键盘模块、VGA显示模块等5个部分，软件流程图如图2所示。3．1触发电路[51程序AD采样启动后，将从AD进来的数据与触发字进行比较，当满足设定条件时，会产生触发信号，此信号送到RAM控制器端。通过对外部触发电路发出触发信号与内部的两路数字信号进行触发的选择后，RAM控制器得到触发后将采样数据写入到RAM中。当RAM在进行写数据过程中触发信号是被抑制的；当RAM达到预触发深度时，释放触发信号，等待下一次触发的到来。图2软件漉程图3．2数字信号发生程序利用DDS[63的原理，在FPGA内部生成一个信号发生器‘¨。主要包括频率控制寄存器、高速相位累加器和比较器3部分。具体做法为：使用一个表示信号平均值的数据与AD采样得来的数据进行比较得到同频同相的A路信号，再经由A信号触发计数器，经过合理设置计数脉冲，得到有45。延时，占空比25％的B路信号。最后对该相位值计算数字化正弦波幅度输出。表示信号平均值的数据由MicroBlaze测量信号提供。3．3存储程序存储模块分RAM存储和FLASHⅢ存储RAM存储使用一个双口RAM，写和读分开，波形数据满足触发条件时送进RAM，存储了1024个点，其中前560组送住VGA显示。FLASH存储完成掉电不丢失的存储目的。20世纪使用开发板上的一块型号为AM29LVl60DB的FLASH存储器，当按下存储健后，FLASH把RAM中的数据写到FLASH中，根据资料中的读写时序图，使用状态机实现这个过程，当按下回显的按键时将FLASH中的数据读回图像显示RAM，再显示出来。3．4键盘程序键盘采用4×4矩阵键盘，使用FPGA进行扫描控制，实现人机交互。键盘子程序主要包括数字通道、模拟通道、混合通道、存储、回放、波形左移、波形右移、垂直灵敏度档位设置，扫描速度档位设置等功能与按键的对应。3．4．1显示分辨率分析垂直方向划分为10div，设置3档垂直灵敏度：l000mV／div，100mV’／div和10V／div，即每div可代 万方数据薨14目壬至秋：基于FPGA控制VGA显示的多通道数字示渡器的设计表1000mV，100mv和10mV。A／D转换模块的模拟信号输^端的输^信号电压为o～2V，当示渡器满刻度显示时．被测信号的幅度将分别为：V¨一1V／div×10div=10V，Vl，一O1V／div×10div=1V，V¨=10my／div×10div一100mV。A／D转换器的满刻度输^值为V。，=2V．程控放大器电路的增益Aw—V⋯／v⋯其中N—l，2，3，对应于3档不同垂直灵敏度的增益分别为：A，=2／10=0_2}山=2／1—2；A，一2／o1—20。A／D转换器的满刻度辖人值为V。。=5V<10V．将AD采样的值和数字信号的值据当前档位进行计数存储．即1ps／div时每10个点保存一个，1ms／ally时每10000十点保存一个，1s／div时每采样10000000个点保存一个。342扫描速率舟析A／D的转换速率取决于被测信号的频宰范围，或DSO对扫描速度的要求，设计扫描速度含1ms／div-l“s／divtls／div三档t通过FPGA内部建立分频电路实现了最高采样率16MS／s，每10倍频步进，共六档．增加了该示渡器的实用性。水平显示分辨率为64点／div，以保证显示波形清晰稳定。35VGA显示部分vGA显示模块使用双缓冲机制”1．软核MicroBIaw通过读写显存来控制VGA显示。VGA显示可显示3种颜色，利用了s0Pd”3的优势。GRAM位宽3zb，大大提高了FlOrA刷屏的建度。vga—drv与GRAM对内嵌的MCU设计成为131adlB0x，MCU只需向相应地址发送合适数据即可显示想要的波形。本设计主要实现了的显示为：底色，汉字，示渡器的显示框，渡形数据。通过取字摸的方式，可在显示屏上显示中文信息。当部分的数据进行综合时．这几部分的数据各自有不同的优先级，当多部分重叠时t根据优先级显示出来。4尊体效果图3为同时显示2十数字通道和1个模拟通道的界面．通道l(CHl)为模拟通道，通道2(CH2)和通道3(CH3)为数字通道，输人信号为一正弦渡t峰峰值为12V，通道2．设定输人信号信号电压大干0为高电平，反之为低电平．故通道2为占空比为50％的矩形渡。通道3设定输人信号大于33V为高电平，反之为低电平．故在本图上通道3为占空比约为25％的矩形波。由幽可知观察值与计算值相符s结语堤计实现了一款基于FPGA的VGA显示的多通道数字存储示渡器。FPGA的高速性比其他控制芯片更适合干高速散据的采集和处理，另外FPGA内部存储模块在完成输^信号的量化存储速度上有着外接RAM无法比拟的优势。通过测试，设计系统比较好地完成了各项设计要求。参考Z#[1]}#￡fFPGA∞#}％％**[M]日女：日女自f#&^学＆＆社，2007[2]zi§fMie∞Blaze##∞FPGAR^％‰设”[J]*H机j*^^g辕m月．2004(7)56‘58[卵Ⅻ宪女．#日镕$．镕№女f*##女目※样目n}i＆*＆计[J]自f设计工程，Z(109，17(6)：9599口]$8芳．张m武．Ⅻ*4#fFPGA∞口PROM谣目＆Ⅻ＆计＆女m[J]中甫B《★{{m，z006t25(3)1315IS]$％#，橱＆*．*庆4gfFPGA∞±m}触￡％∞设计[J]目安Ia大学学报-2008，21(4)，3234[明谢^基fFPGA∞DDS女理∞n#^t[J]科#r自．Z006(2)-30一3Z[7]#■1．*B一种*fFPGA目E&＆信々&±8白々*计口]m目自十拉$，20Io<9)：63-65[8]Ⅻ目*基fFPGAⅫFLASH＆《渡*＆}$∞设”自#残[阳口镕m表{报．2006．27(6)：70-73[9]％博，刘i绮．*q女Ⅻ8}信}n理十∞Ⅲ§冲ZBTSram控d#设计[J]＆maI^}≠m．2008-27‘2)]08—105L103}Ⅲ．*№VGA∞SoPC№^i幕‰Ⅸ计#典Ⅻ女*[M]J匕自：自fInm《#．2009作t筒n：ii#月．1968}m±．I#"．女n十一。q}*．听￡i自*机t#wA自自* 基于FPGA控制VGA显示的多通道数字示波器的设计作者：王至秋，WANGZhi-qiu作者单位：青岛农业大学机电工程学院,山东,青岛,266109刊名：现代电子技术英文刊名：MODERNELECTRONICSTECHNIQUE年，卷(期)：2011,34(14)本文链接：http://d.g.wanfangdata.com.cn/Periodical_xddzjs201114018.aspx