一种多通道脉冲计数器的eda方法设计

一种多通道脉冲计数器的eda方法设计

ID:34063640

大小:373.19 KB

页数:7页

时间:2019-03-03

一种多通道脉冲计数器的eda方法设计_第1页
一种多通道脉冲计数器的eda方法设计_第2页
一种多通道脉冲计数器的eda方法设计_第3页
一种多通道脉冲计数器的eda方法设计_第4页
一种多通道脉冲计数器的eda方法设计_第5页
资源描述:

《一种多通道脉冲计数器的eda方法设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、万方数据第9卷第14期2009年7月1671-1819(2009)14—4006-06科学技术与工程ScienceTechnologyandEngineeringV01.9No.14July2009@2009Sci.Tech.Engng.通信技术一种多通道脉冲计数器的EDA方法设计姚海军(西安航空职业技术学院计算机工程系,西安710089)摘要余绍了用CPLD+HDL的EDA技术作为开发手段,实现对多通道的脉冲信号计数的脉冲计数器的设计,并利用单片机将计数结果传给上位机,论述了基于VHDL语言和芯片的数字系统的设计思想和过程,通过对设计结果的系统仿真波形分析,

2、验证了计数器设计的正确性。关键词多通道脉冲计数器复杂可编程逻辑器件(ConplexProgrammableLogicDevice,CPLD)甚高速数字电路硬件描述语言(Very.Hi91.SpeedIntegratedCircintHardwareDescriptionLanguage,VHDL)波形仿真单片机中图法分类号TN788;文献标志码A目前,随着电子技术的飞速发展,数字系统规模越来越大,传统的电路设计已难以适应复杂电子系统的设计要求。从而使得电子设计自动化(EDA)技术迅速发展,成为硬件电子电路设计领域中的主要设计手段。而VHDL语言则是EDA的关键

3、技术之一,他采用了自顶向下的设计方法,即在整个设计流程中各设计环节逐步求精的过程。脉冲计数器广泛应用于各个领域。本课题所设计的多通道脉冲计数器是应用于计算陀螺仪的输出脉冲个数。多通道脉冲计数器读取陀螺仪输出的脉冲,从而得到物体在空间坐标X,y,Z正负轴对应的脉冲数,因此要求设计六通道的16位的二进制计数器【1]。本文设计的多通道脉冲计数器就是采用CPLD芯片和VHDL语言设计的六通道十六位二进制计数器,每隔4ms通过单片机将计数结果传给上位机。采用Ahera公司的EPFl0K10LC84型号的芯片,实现了对多路脉冲进行计数。具有体积小、速度快、可靠性高、低功耗

4、、开发周期短的特点Bj。2009年3月24日收到第一作者简介:姚海军(196卜),男,陕西富平人,副教授,高级工程师,研究方向:计算机软件、数据库技术、PLC/DCS。E-mail:yao.yhj@163.com。1系统的组成和工作原理利用Max+pluslI软件、可编程逻辑器件CPLD及VHDL语言编辑16位二进制计数器和锁存器,16位二进制计数器的输出送给锁存器,锁存器的输出通过单片机传输到上位机上显示。系统的组成框图如图1所示。器斧主釜卜——圃制计数器r——1竺!二!I翁笄主篓}_——悃制计数器I7I竺!:!lCPLD錾篷主堂}-—咂制计数器广———1钡

5、1f襦l单片机图1多通道脉冲计数器原理框图2CPLD功能模块的设计本设计的CPLD功能模块包括16位二进制计数器、16位的锁存器、分频器三部分,其中计数器和分频器模块用VHDL语言来设计,锁存器模块用图万方数据14期姚海军:一种多通道脉冲计数器的EDA方法设计形编辑来实现。分频器的输出接锁存器的使能端,生成的原理图如图2所示。用于产生锁存信号¨1。’coI帆Ri2.1计数器模块的设计4j_c哺lk圭驾蒸三l手甭币丽严酬15.0

6、J本模块用VHDL语言编程,部分程序如下所示:“。l—architecturearchcountofcounterli88i伊lalc

7、:砌j晒c—mtor(15do椰too);图2计数器生成图嘲“clk为所要测的输入脉冲,rst为复位端,高电平9”:e8烈dk’叫有效,当rst为低电平时,计数器计数,高电平时计数ifrat:1‰c<:(。tIIm:>o,;器清零。elsif(elk砒ntandclk:11then2.2锁存器模块的设计c<=c+1’用MAX+PLUSII软件可以混合输入的优点,采endif;用图形来设计锁存器模块,这里用两个8位的锁存”dp”“;器74374来组合成一个16位的锁存器,其原理图如..’图3所示。甄SUOCUtl。g啊一GraphicEdHor”一’臀j4。⋯”

8、~。一’?。⋯⋯⋯凄i⋯⋯‘。7她74⋯⋯。‘;圣⋯⋯.Oc!A.L9。盱图316位锁存器模块2.3分频器模块的设计锁存器的锁存信号为4Ins,由8.192M的晶振通过32768分频产生,分频器模块的设计采用VHDL语言来实现,部分程序如下所示。entitydivisGENERIC(N:integer:=32768);port(clk:instd_logic;fourms:outstd—logic);enddiv;~j

9、~眺丑;

10、.习~.乳;

11、.}q;

12、∞~.珂~∞j

13、.蛰;

14、.∞~~.3万方数据科学技术与工程9卷architecturearcdivofdiv

15、issignalcount:integ

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。