欢迎来到天天文库
浏览记录
ID:34037705
大小:166.08 KB
页数:4页
时间:2019-03-03
《基于wishbone的soc接口设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、维普资讯http://www.cqvip.comCN43一l258/IP计算机工程与科学2003年第25卷第5期ISSNlO07一l3OXCOMPUTERENGINEERING&SCIENCEV01.25,No.5,2003文章编号:1007.130X12003)05—0090—03基于WISHBONE的SoC接口设计TheSoCInterfaceDesignBasedonWISHBONE陆洪毅,戴葵,王志英LUHong·妒,DAIQui,WANGZhi·)ring(国防科技大学计算机学院,湖南长沙410073)(Schoo
2、lofComputerScience,NationalUniversityofDefenseTechnology,Changsha410073,China}摘要:本文讨论了WISHBONE体系结构及其在SoC中的应用,并描述了在-1嵌入式微处理器中WISHBONE的设计与实现技术。Abstract:rhispaperdiscussestheWISHBONEarchitectureanditsapplicationinSoC,thengivesadetaileddescriptionofWISHBONE’Sapplicatio
3、nintlIeTS.1embeddedmicmproces~r.关键词:WISHBONE;SoC;TS-1Keywords:WISHB0NE;SoC;TS.1中图分类号:TP303文献标识码:A有者保护。从实现代价、性能、开放性来说,1引言WISHBONE是最有竞争力的候选者[,引。在对多种IP核接口进行比较之后,RudolfUsselmann建议soc(System.on.Chip,简称SoC)的IP核技术正采用开放的、易于实现的WISHBONE作为首选的在飞速发展,越来越多的厂商能够开发自己的IPIP核接口[5,。核产品
4、。但是,各个IP核开发者都是采用自己定义的IP核接口,这使得各种不同的IP核在SoC产2WISHBONE简介品中的集成成为一个棘手的问题。随着IP核的日益丰富,如何提高IP核的可重用性,如何快速WISHBONE最初是由SGI公司开发的,现在推出适合市场需求的SoC产品,成为SoC厂商关已经被最大的开放IP组织OpenCores[J列为主要注的问题。而将不同的IP核有效地互联起来,快支持的SoC内部互联总线协议。它通过在IP核速搭建所需的SoC产品,成为一种新的SoC产品之间建立一个通用的接口来完成互联。遵照开发模式。WISH
5、BONE接口协议的IP核可以快速有效地集目前,已有许多组织和厂商开发了IP核接成到SoC中。目前,OpenCores上许多开放的IP核口,并在已有的产品中广为应用,例如英国ARM都采用了基于W~HBONE接口的设计。公司的AMBA体系结构、IBM的CoreConnectWISHBONE可以用于在软核、固核以及硬核等l1.2J。但是,AMBA被ARM公司保护,CoreCon.之间进行互联,它定义了在IP核之间进行数据交nect被IBM公司保护,其他IP核接口也都被其所换的模式,它用于同步时序逻辑设计。基金项目:国家自然科学基金
6、资助项目(60173040);国家863计划资助项目(863.SOC.Y.3.2.1)堡通童讯地介址:陆洪毅《.1_.),男广西融水人。博士生,研究方向为计算机系统结构、高性能微处理器设计和向量微处理器设计。:410073湖南省长沙市国防科技大学计算机学院博士生队;Tel:(o731)4575963:E.mall:hyh@nudt.edu.cnAIIdn舅:Doctoral蹦sIde,SchoolofComputerScienee,NationalUniversityofDefenseTechnology,Ch~mha,Hu
7、nan410073。P.R.China维普资讯http://www.cqvip.comWISHBONE规范具有如下特点:简单、紧凑,另外,WISHBONE规范还支持包括Read.Mod.需要很少的逻辑门;完整的普通数据传输总线协ify-Write周期在内的其他总线周期。议,包括单个读写、块传输、读.修改.写周期、事件阿I::II::I周期;数据总线宽度可以是8位一64位(可以扩—1—L共享总线—J—T一展);支持big.endian以及little.endian,接口自动完囱豳豳成big-endian与little.endi
8、an之间的转换;支持存储a点对点方式b共享总线方式器映射、FIFO存储器、交叉互联;握手协议,允许速率控制;可以达到每个时钟周期进行一次数据图I典型的核互联模式传输;支持普通周期结束、重试结束、错误结束等总线周期形式;地址总线可以达到64位;支持用4TS.1嵌入式微处理器中WISHBONE
此文档下载收益归作者所有