基于sopc的nandflash测试平台new

基于sopc的nandflash测试平台new

ID:33926918

大小:713.66 KB

页数:3页

时间:2019-02-28

基于sopc的nandflash测试平台new_第1页
基于sopc的nandflash测试平台new_第2页
基于sopc的nandflash测试平台new_第3页
资源描述:

《基于sopc的nandflash测试平台new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第28卷第3期兵工自动化Vol.28,No.32009年3月OrdnanceIndustryAutomationMar.2009文章编号:1006-1576(2009)03-0068-02基于SOPC的NANDFLASH测试平台步凯,王芹,徐欣(国防科学技术大学电子科学与工程学院,湖南长沙410073)摘要:一种基于SOPC可编程片上系统的NANDFLASH测试平台的实现方法。采用嵌入式软处理器核MicroBlaze以及基于PicoBlaze的NANDFLASH控制器,可以兼容多种类型的NANDFLASH,内置DMA逻辑,可实现高效测试。采用USB与PC连接,具有很好的通用性。关键词:SOP

2、C;NANDFLASH控制器;PicoBlaze可编程控制器;USB控制器;均匀损耗+中图分类号:TP206.1文献标识码:BNANDFLASHTestPlatformBasedonSOPCBUKai,WANGQin,XUXin(SchoolofElectromechanicalScience&Engineering,NationalUniversityofDefenseTechnology,Changsha410073,China)Abstract:AnimplementationmethodforNANDFLASHtestplatformbasedonSOPCispresented.Th

3、etestplatformincludesembeddedsoftcore-MicroBlazeandNANDFLASHcontrollerbasedonPicoBlaze,whichiscompatiblewithmanytypesofNANDFLASH,withinternalDMAlogicmodule;itcanefficientlyrealizeFLASHtesting.ItisconnectedwithPCbyUSB,andhasgoodversatilityandpracticability.Keywords:SOPC;NANDFLASHcontroller;PicoBlaze

4、PLC;USBcontroller;Homogeneousloss0引言活,开发效率高,并具备软硬件在线编程的功能。该架构主要包含MicroBlaze处理器、OPB总NANDFLASH作为非易失半导体存储介质,具线、USB控制器接口IP、多个NANDFLASH控制有容量大、体积小、读写速度高、应用广泛等优点。器。SOPC系统架构(图2)是软件程序运行的基础。由于其制造工艺的特殊性,导致该芯片在生产时就BRAM可能坏块,同时在使用过程中也会不断产生新的坏LMBBRAM控制LMBBRAM控制块,必须建立一种FLASH检测方式。故开发基于MicroBlazeSOPC的具有USB2.0接口的高效NA

5、NDFLASH检MDMOPBUSBEPCIP测器,以高效地将不良的NANDFLASH芯片从原NANDFlashController总线NANDFlashController料中剔除,确保产品生产流程源头的可靠。NANDFlashControllerNANDFlashController图2SOPC架构图1硬件设计2)性能高USB控制器FPGAFLASHMicroBlaze软核处理器是32位微处理器IPCY7C68013SOPC系统Core,是哈佛结构的RISC微处理器,运行频率可图1NANDFLASH测试器硬件框图达150MHz,可以高效地运行较复杂的算法。同时如图1,该系统主要由FPGA可

6、编程逻辑器件、管理多个基于PicoBlaze可编程状态机的NANDUSB控制器和NANDFLASH组成。优点包括:FLASH控制器,可以对多片NANDFLASH进行并1)系统架构灵活行读写、测试,以实现高效测试和文件存储。系统系统核心为1片XC3S400AN型FPGA芯片,采用USB2.0控制器CY7C68013芯片与PC进行数内部集成了RAM、乘法器、时钟管理、片内Flash据传输,该控制器内部集成了USB2.0收发器、串等逻辑资源,设计基于SOPC可编程片上系统。行接口引擎、增强的8051微控制器和可编程的外围SOPC是特殊的嵌入式微处理器系统,以FPGA为接口,采用高速模式(highs

7、peed),理论速度可达硬件基础的片上系统,由FPGA芯片完成硬件系统480Mb/s。该平台实现了USB接口的固态存储功的逻辑功能。采用逻辑资源和IP产权,设计方式灵能,最高读写速度达到28MB/s。SOPC专用开发工收稿日期:2008-10-23;修回日期:2008-11-06作者简介:步凯(1985-),男,山东人,国防科技大学在读硕士研究生,从事嵌入式和高性能数据采集与存储研究。·68·步凯,等:基于S

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。