基于sopc的脉冲发生器new

基于sopc的脉冲发生器new

ID:33550849

大小:283.85 KB

页数:4页

时间:2019-02-27

基于sopc的脉冲发生器new_第1页
基于sopc的脉冲发生器new_第2页
基于sopc的脉冲发生器new_第3页
基于sopc的脉冲发生器new_第4页
资源描述:

《基于sopc的脉冲发生器new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、万方数据第18卷第3期电子设计工程2010年3月VoI.18No.3ElectronicDesignEngineeringMar.2010基于SoPC的脉冲发生器孙国善.侯思祖(华北电力大学电子与通信工程系,河北保定071003)摘要:为了给分布式拉曼测温系统中的激光器提供激励源。设计一个稳定性好、纳秒级脉宽、周期可控、占空比可调的高速脉冲发生器。以Altera公司的CycloneII系列的EP2C5Q208C8为核心的核心板和一些外围器件组成硬件电路。高速脉冲发生器是在QuartusII软件平台下.使用VHDL在FPGA上用硬件逻辑电路设计。脉冲发生

2、器控制系统是利用QuartosII开发软件和其中集成的soPCBuilder系统开发工具进行设计。实验结果表明,该脉冲发生器稳定输出脉宽为10~500n8,周期为1吣~1ms,占空比可调的窄脉冲,满足分布式拉曼测温系统的要求。关键词:FPGA;SoPC;NiosⅡ;脉冲发生器中图分类号:TP3l文献标识码:A文章编号:1674-6236(2010)03枷43.03PulsegeneratorbasedonSoPCSUNGuo-shan.HOUSi-ZU(ElectronicandCommunicationEngineering,胁以ChinaElect

3、ricPowerUnivers毋,Booding071003,China)Abstract:Inordertoprovidetheexcitation80urcetolaserofdistributedRamantemperaturemeasurementsystem,thispaperdesignedthehigh—speedpulsegeneratorwhichfeaturedgoodperformance,nanosecondpulsewidth,controllablecycle,adjustabledutycycle.711lehal-dwa

4、J陀circuitiscomposedofcoreboardthatviewsAhemcompanyCycloneiiseriesEP2C5Q208C8ascorechipandgomeperipheraldevice.UnderQu盯tusIIsoftwareplatform,thehigh—speedpulsegeneratorWasdesignedbyusingVHDLlanguagetorealizehardwarelogiccircuitonFPGAchip.,11Iecontrolsystemofpulsegeneratorwasdesig

5、nedbyusingQuarh埔Ⅱdevelopmentsoftwareands0P{CBuildersystemdevelopmenttoolsintegratedinit.Theexperimentalresultsshowthatthepulsegeneratorstablyoutputspulsewidthfrom10to500ns,thecyclerangeisfromlp,stolms,thedutycyclenarrowpulseisadjustable.SothedesignmeetstheRamantemperaturemeasure

6、mentsystem.Keywords:FPGA;SOPC;NiosII;pulsegenerator1总体方案设计【lJirr。/i!:Lr_JL1一:L一=黾51.1高速脉冲发生源高速脉冲发生源使用硬件描述语言VerilogHDL在FPGA内实现.主要产生一个周期、脉宽、脉冲输出个数可调的脉冲波。高速脉冲发生源的实现原理比较简单,是通过改变计数器的上限阈值、电平翻转的阈值以及脉冲输出个数计数器初始值分别控制脉冲的周期、脉宽以及脉冲输出个数。1.2脉冲控制系统该脉冲源为数控方式。其脉冲周期、脉宽和脉冲输出个数由用户通过FPGA中嵌入的NiosIICP

7、U的人机接口进行设置,根据液晶显示对键盘操作,将所需的脉冲周期、脉宽、脉冲输出个数等参数输入到NiosIICPU.CPU根据已转换的输入信号控制脉冲发生器的输出。2硬件电路设计2.1高速脉冲发生源高速脉冲发生源是在Ahera公司的QuartoslI软件平台下开发.使用VerilogHDL语言设计的。其脉冲产生模块框图如图2所示。该模块通过几根信号线与脉冲控制系统的NiosIICPU核连接。其中,Data为预设数据并行输入收稿日期:2009-09-02稿件编号:20090

8、9008作者简介:孙国善(1979一),男,河北唐山人,硕士研究生。研究方向:分布

9、式光纤传感,嵌入式系统。—43—万方数据《电子设计工程)2010年第3期端,EN为波形输出使能

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。