基于tms320f206dsp的图像采集卡设计new

基于tms320f206dsp的图像采集卡设计new

ID:33925806

大小:383.00 KB

页数:3页

时间:2019-02-28

基于tms320f206dsp的图像采集卡设计new_第1页
基于tms320f206dsp的图像采集卡设计new_第2页
基于tms320f206dsp的图像采集卡设计new_第3页
资源描述:

《基于tms320f206dsp的图像采集卡设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路应用基于"’()*&+*&,.(/的图像采集卡设计中国矿业大学北京校区$#""".0(苏又平刘云孙祖宇摘要:提出了一种使用视频,7%芯片3*288#"与低档%&’芯片34&0!"5!"6实现图像采集的接口设计方案,同时给出了接口程序,为低档%&’芯片提供了一条新的应用途径。关键词:,%2%&’接口设计视频数字信号处理器$%&’(是数字信号处理理论与超分线性度误差为N"L8*&O,在整个温度范围内的差分大规模集成电路$)*&+(技术融合的结晶。目前%&’技线性度误差最大值是N"L-8*&O。术正广泛地应用于通信、语音、图像、航天航空、仪器!-*"’()*&+*&,简

2、介仪表等领域,在推动当代信息处理数字化方面正发挥34&0!"5!"6是3+公司推出的一种%&’芯片,它着越来越大的作用。是基于34&0!"28P之上的高速定点数字处理芯片,具在利用电话线传输视频图像这一低比特率多媒有改进的哈佛结构$并行分离的程序和数据总线(、高性体通信领域中,如果选用图像处理的专用芯片,如能2’Q及高效的指令集等特点。其主要特性如下:&,,-##"、./.0#"1)2’以及*&+公司的专用芯片等,2’Q具有0!位2,*Q、0!位累加器、#6/#6位并或者选用具有高速运算性能的高档%&’进行图像处行乘法器、三个移位寄存器、八个#6位辅助寄存器。理,都会使产

3、品价格大幅度标升。本文介绍的采用3+存储器具有!!1R字可寻址存储空间、811字片内公司的低档%&’芯片34&0!"5!"6和视频,7%芯片%S,4、1R字片内&S,4或0!R字片内快闪存储器。3*288#"的图像采集卡,则为低比特率多媒体通信提指令速度为8"H:、08H:及!8H:单指令周期。供了一个廉价的解决方案。外围电路有软件可编程定时器、软件可编程等待!"#$%%!&芯片和"’()*&+*&,芯片简介状态发生器、片内锁相环时钟发生器、同步和异步系!-!"#$%%!&简介列串口。3*288#"是249&、.位、!"4&’&模拟7数字转换*硬件接口电路设计器$,%2(

4、,它利用了半闪速$:;<=>?@:A@BCA=D;CDEB;(结构。*-!"#$%%!&前端电路设计3*288#"用单8)电源供电,只消耗#""?@:ACGHI;BD;B(相比,半闪速结构减少了功率损耗和芯片尺寸。通过在!步过程$!J:D;KJKBGC;::(中实现转换,可大大减少比较器的数目。转换数据的等待时间为!L8个时钟周期。无需外部基准电

5、压源和精密电阻,仅使用内部基准电阻和!%%,就可实现!)的满量程转换范围。!8M时的线性度误差为N"L-8*&O,在整个温度范围内的线性度误差最大值是N#*&O。!8M时的差6"《电子技术应用》!""#年第##期集成电路应用间都用$%&!’电容、"%#!’电容和铁氧磁环去耦和起始地址消除电源的纹波。()*+与+)*+分开,以避免数字信号给模.MUCD%>GD#"""A;设置采样个数拟信号带来噪声。放大后的视频信号直接加在,-.//#">DKID:FKIKI!,V(+.R(SSI的#0脚。,-.//#"的时钟信号由,123!"’!"4的时钟信FKIKI3,V1GTRNMEC

6、DGI号输出脚.-567,#提供。FKIKI$,V.MUCD!"!#$%&&’(与#)*+!(,!(-接口电路设计W开始(=+转换FSNV4A;设置页面指针使其指向,-.//#"与,123!"’!"4接口电路图如图!所示。/"AX4Y"3""A处>NFZV.MUCD,"A;把采样个数放入"3""AFKIKI$,V"3""A;使(B$指向"3""ATKIW,KI$;把(B$设为当前寄存器INDW,KI3;设置B[,.寄存器后,把(B3设为当前寄存器ECW,(+.R(SSI,KI$;读入并存储(=+转换结果W通过7(B,向计算机传输数据W初始化7(B,口,-.//#"数字地

7、与,123!"’!"4的地相连。因LFIL.*’;把]"块映射为数据空间,-.//#"内部有数据输出缓冲,所以,-.//#"的脚FSNV"A;设置叶面指针使其指向"A处>GDL;*,1;禁止所有中断8+#:+9:与,123!"’!"4脚8+":+&:直接相连。>NFZV"JJJJA,EJI;清中断,123!"’!"4的.-567,;脚通过一小电阻给,-.//#">NFZV""""A,4"A提供时钟信号。,123!"’!"4管脚(##和;2为逻辑控MUD4"A,^>_I;设置零等待制,当(##为逻辑高,;2为逻辑低时,,123!

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。