基于pci总线的图像采集卡的设计,;毕业设计论文初稿

《基于pci总线的图像采集卡的设计,;毕业设计论文初稿》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

第一章绪论1.1课题研究背景和意义1.1.1图像采集技术的论述随着大规模的集成电路和计算机软硬件技术的发展，图像采集技术在众多科学研究领域和日常生活中得到了广泛的应用，据统计人类大约有80%以上的信息来源于图像。【1】图像采集卡工作主要分为图像采集，图像传输，图像存储，图像处理以及图像分析。图像采集卡的功能是将图像信号采集到电脑中，以数据文件的形式保存在硬盘上，它是我们进行图像处理必不可少的硬件设备。通过它，我们就可以把摄像机拍摄的视频信号从摄像带上转存到计算机中，利用相关的视频编辑软件，对数字化的视频信号进行后期编辑处理。目前，图像采集卡被运用到国民经济，国防建设，科技研究等多个领域中。由于应用领域的扩大，在设计图像采集卡时大多选用PCI总线，因为PCI总线的特点包括了性能高，制作成本低，独立于处理器等。1.1.2总线接口技术发展计算机系统大都采用模块结构，一个模块就是具有专门功能的插件板，随着集成电路集成度的提高，一块板上可以安装多个模块，各模块之间传送信息的通路称为总线。为了便于不同厂家生产的模块能灵活构成系统，促成了总线标准的出现，常用的计算机总线有如下几个标准【2】1）EISA总线1989年，Compaq，HP，AST，Epson，NEC等九家计算机公司联合推出的一个32位总线标准—扩充工业标准（ExtendedIndustryStandardArchitecture简称EISA），EISA保持了与ISA的完全兼容。EISA总线支持CPU、DMA设备和总线主设备对存储器的32位地址寻址，16位或32位数据传输宽度，总线时钟保持为8MHz，32位的DMA采用成组传送方式时，传输速率可达33MBs。2）VESA总线VESA总线(VideoElectronicStandardAssociation)是一个32位标准的计算机局部总线，是针对多媒体PC要求高速传送活动图象的大量数据应运而生的。把对数据传输速率要求的显卡、网络卡等通过各局部总线控制器与CPU相连。但由于总线的扩展性能限制了最高工作频率，一般选定为33MHz，数据传输速率最大为132MBs。VESA总线是非多路复用体系，信号庞大且复杂，对时间关系没有明确规定，因此产品的兼容性比较差。EISA从本质说就是32位的ISA总线，虽然有很多改进，但是仍旧比较复杂。3）PCI总线PCI是PeripheralComponentInterconnect(外设部件互连标准)的缩写，它是目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。PCI数据总线定义为32位，且可以扩展成64位，PCI不依附于某个个体处理器，他是一种独立于处理器的局部总线。PCI适用于多种型号的微处理器，并且能实现即插即用，在加电时，BIOS可以自动检测机器的配置，给各个外围设备分配存储缓冲区，中断请求信号等，从而避免中断请求，直接存储器的存取和I/O通道之间的冲突。PCIv1.0支持33MHz的工作频率，132MBs为最大的数据传输功率；PCIv2.1工作在66MHz的频率中，最大的数据传输速率为264MBs或者528MBs。PCI实现的是隐式总线仲裁， 即是可以在另一个总线设备正在执行传送时发送，，从而提高系统的传输性能。PCI总线的主板插槽体积比原有ISA总线插槽要小，其功能对于ISA，VESA而言有极大的改进，它支持突发写作并同时支持多组外围设备。1.1.3可编程逻辑器件的介绍可编程逻辑器件发展于20世纪70年代末，他是一种新型逻辑器件，他的出现使得以下两个矛盾得以解决【3】：①规模大，集成度高，性能高的电路无法使用分离器件的实现，或是实现成本过于高昂。②复杂的IC生产成本较高，无法满足各种低端的需求。随着科技的发展，可编程逻辑器件也取得了进步，成为了数字系统设计的主要硬件基础。已经生产和使用的可编程逻辑器件主要有，通用正科逻辑，可编程整列逻辑，复杂可编程逻辑器件，编程只读存储器，现场可编程门阵列和复杂可编程逻辑器件等类型。现场可编程门列阵是于GAL,PAL,CPLD,EPLD等可编程器件的基础上研发出的产物，他作为一种半定制电路而出现的，解决了定制电路的不足，并且客服了可编程器件门电路有限的缺点。FPGA有很高的集成度，器件的密度从数万门到数千门不等，其可以完成较为复杂的逻辑与时序组合电路功能，适用于高密度，高速率的高端逻辑电路设计领域。1.2课题的提出及主要工作1.2.1课题的提出本设计的图像采集卡的研究方向主要针对于耗材较少，速度较快这两点，以期设计出一款简单、廉价且性能比较好的基于PCI总线的图像采集卡。这次采集卡的设计，目的是为了深入了解图像采集卡的工作原理，明确其功能特性，熟练掌握其调试安装的基本步骤，进而为在以后的工作和学习中能够设计出高清、高速的新型采集卡而奠定基础。1.2.2系统设计中的主要工作(1)图像采集卡的总体方案设计。包括：系统模块的划分以及系统解决方案的确定。(2)图像采集卡的硬件设计①驱动电路设计。②图像数据生成模块和缓存模块的电路设计。③PCI接口电路设计。④以FPGA为时序控制模块的硬件电路设计。1.2.3论文章节安排论文分为五章，内容安排如下：第一章：绪论，介绍了课题的目的，范围，相关领域和知识空白，理论基础和分析，研究设想，研究方法，实验设计，预期结果和意义等。第二章：系统总体结构，介绍图像采集卡的电路设计和实现。将电路按系统功能模块化，着重讨论各模块的功能特点，并给出了各模块的设计电路图。第三章：图像采集卡的驱动程序设计。主要介绍了驱动程序的种类，选择驱动类型。第四章：系统的功能测试。对系统功能进行测试，给出最终数据。第五章：总结第一章图像采集系统的中体框架2.1系统工作框架系统工作框架主要是指系统的工作流程。2.1.1系统的工作框架图介绍系统硬件设计主要包括了0v7620图像数据生成模块、FPGA图像采集与时序控制模块、两片SRAM构成的高速缓存模块以及一片PCI9054总线接口芯片。图像采集卡的工作框架如下图所示，图像信号经过总线将数据送入计算机，最后通过应用程序将图像显示出来。 图1、系统的工作框架图（1）0v7620图像数据生成模块的设计：以0v7620图像数据生成模块完成图像数据采集，其图像数据总线、帧图像数据时钟、帧同步信号、行同步信号和图像采集与时序控制模块相连。选用的OV7620芯片，内置640x480的图像阵列，每秒可输出30帧以上的图像；并集成有诸如曝光控制、伽马、增益、白色控制、彩色矩阵、彩色饱和度、色彩控制、窗口等照相功能。（2）图像存储模块的选用：选用静态随机存储器SRAM，SRAM不需要刷新电路即能保存它内部存储的数据，它是置于CPU与主存间的高速缓存，其共有两种规格：一种是固定在主板上的高速缓存；另一种是插在卡槽上的COAST扩充用的高速缓存，它的内部有较小容量的128字节SRAM，存储我们所设置的配置数据。（3）FPGA图像采集与时序控制模块的设计，FPGA将协调两片SRAM“乒乓模式”的读写操作。通过总线完成向SRAM（B）输入图像数据、读写使能和读写时钟信号；通过PCI接口芯片完成与PC机之间的数据交换。（4）关于PCI总线模块：PCI总线将储存器中缓存的图像数据传输到上机位上，完成PC机与图像采集卡之间的数据互换。设计中选用PCI9054芯片，工作模式为C模式，支持三种数据传输模式：PCI主模式，PCI从模式，DMA模式，根据系统的需要，将选用相应模式。2.2芯片的选择2.2.1图像传感器数字图像采集模块的核心是图像传感器。OV7620内置640x480的图像阵列，每秒可输出30帧以上的图像。该器件能够通过串行SCCB接口编程，通过编程实现8位和16位格式的输出。OV7620有主设备和从设备两种工作模式。该系统设计选用主设备工作模式。在主设备工作模式时，0V7620可提供以下信号：水平行同步信号Hsync，即CHSYNC引脚(输出状态)，高电平有效；垂直场同步信号Vsync，即VSYNC引脚(输出状态)，高电平有效；图像数据信号，由UV7~UV0和Y7~Y0输出。图像数据同步时钟信号Pclk，即PCLK引脚。通过这些信号，系统可采用FPGA接收OV7620的数据，正确采集每一帧图像数据，为后续数据存储和处理奠定基础。2.2.2SRAMSRAM存储器速度快且控制简单，选用CY7C1069AV33芯片作为缓存系统，采用高速SRAM切换模式，即“乒乓模式”。【4】高速SRAM只有一个数据、地址和控制总线，可通过三态缓冲门接图像传感器和嵌入式系统 。当图像传感器输出数据时，SRAM由三态门切换至图像传感器一侧，以使图像数据写入。当图像传感器输出数据结束后，SRAM再由三态门切换到嵌入式系统一侧以便嵌入式系统读写。在切换过程中，还应保证帧图像数据的完整性。这种方式的优点是SRAM可随机存取，同时易于得到较大容量的高速SRAM且价格适中。2.2.3FPGA的芯片选择FPGA部分是 本系统的核心模块，承载了所有的数字电路部分，在设计过程中强调片上系统的概念，在FPGA平台上实现了系统中所需要的所有数字逻辑，包括触发器，存储器，缓冲器，锁相环，计数器，译码器，多路选择器，DB25接口逻辑，PCI接口逻辑等。从而使系统中的数字部分处于完全可编程可调状态，只需根据需求更新FPGA程序即可。具有较强的适应性和灵活性。基于上述思想，选用MICRON公司生产的CMOS图像传感芯片M9T001。Spartan-6FPGA系列专门针对成本和功率敏感的市场采用了特殊技术。作为SpartanFPGA系列的第六代产品，Spartan-6FPGA系列采用可靠的低功耗45nm9层金属布线双层氧化工艺技术生产。【5】2.2.4PCI总线接口芯片选型目前开发PCI接口大体有两种方式【6】一是使用专用的PCI接口芯片，可以实现完整的PCI主控模块和目标接口功能，将复杂的PCI总线接口转换为相对简单的用户接口。二是使用FPGA或CPLD可编程器件，其优点在于其灵活的可编程性。在本次项目中，综合考虑多方面因素，最后选择专用接口芯片—PCI9054。PCI9054是PLX公司推出的一种32位33MHz的PCI总线主控IO加速器。它采用先进的PLX数据管道结构技术，是复杂的PCI接口应用设计变得相对简单。该芯片是目前主流PCI接口芯片之一，符合PCIV2.2规范，包含PCI电源管理特性；支持PCI双地址周期，地址空间高达4GB；提供两个独立的可编程DMA控制器，每个通道均支持块和分散集中的DMA方式；PCI与LocalBus之间数据传输速率高达132MBs；支持复用或非复用32位局部总线操作，本地总线支持8位、16位和32位外围设备，本地总线有三种模式：m模式，c模式和j模式，可通过模式选择引脚加以选择：PCI9054内部有可编程的FIFO，可以实现零等待突发传输及本地总线与PCI总线之间的异步操作，在主工作方式下，本地总线上的处理器通过PCI9054内部实现对PCI总线存储器或IO空间映射操作，总线配置操作。2.3电路设计3.3.1电源电路 图4为电源部分的设计电路。其中，FPGA板接9V直流电源的输入，经7805后，9V的电压转换为5V，经电容平滑滤波后，5V的电压输人给1117—3．3，得到3．3V电压。电源工作指示灯VD2指示电源是否正常工作。同时，5V的电压经1117—1．5，转换为1．5V的电压输出，供给FPGA使用。  2.3.3图像传感器的硬件电路该系统设计采用OV7620的电路如图2所示。其中，SBB引脚接跳线，用于设置OV7620在复位时读取引脚状态或I2C方式配置；UV2引脚接上拉电阻，选择0V7620为QVGA工作状态(320x240)；Y3引脚接上拉电阻，选择OV7620为RGB数据格式输出：Y1引脚接上拉电阻，选择OV7620位逐行扫描模式；PWDN引脚接地，OV7620不能工作在睡眠模式；UV0~UV7，Y0～Y7，XCLKl，HSYNC，VSYNC，PCLK，HREF，FODD，FREX接26针的插座，与FPGA相连，由FPGA输出时钟和控制信号控制0V7620。在设计时，应将模拟电源和数字电源、模拟地和数字地分开。电源的输入引脚接O．1μF的去耦电容和47μF的防止电源“浪涌”的电容。模拟地和数字地分开布线，最后在一点接地。晶体振荡器应尽可能靠近器件放置，使其起振效果达到最佳。2.3.4PCI9054PCI9054具有三种工作模式：M模式、J模式和C模式，它们可以通过MODE[1：0]两个管脚来设定，具体见表。M模式是为在LOCAL端连接MPC850或者MPC860微处理器而设定的专用模式，此时LOCAL端管脚定义为对这两个处理器的接口。J模式和C模式则是针对一般应用的模式，它们之间的区别不大。J模式下，32位地址线和32位数据线是复用的，但在C模式下它们是非复用的。显而易见，C模式下的时序和逻辑控制最简单，所以本次设计选择PCI9054工作在C模式下。 PCI9054中包含6个可配置FIFO，可实现数据缓存。下表显示了各FIFO的大小。其中，DMA数据传输FIFO可实现大量数据的快速传输。PCI9054支持两个独立的DMA数据传输通道。可实现大量数据的快速传输，而不用额外占用计算机的CPU等资源;又支持异步操作，即可实现PCI总线端与本地逻辑端的异步通信;支持握手信号控制、中断产生控制，握手信号实现控制信号触发相应的功能控制，而中断信号产生控制规则很好的结合了计算机内部的各模块的管理控制。这样可以实现采集板卡与上位机的有效通信，而不会额外占用电脑的CPU等资源;并且通过外接EEPROM芯片存储的PCI9054配置信息，可以方便地对PCI9054进行初始化设置。【7】1.系统信号　　CLKIN：系统时钟信号，为所有PCI传输提供时序，对于所有的PCI设备都是输入信号。其频率最高可达33MHz/66MHz，这一频率也称为PCI的工作频率。 　　RST#IN：复位信号。用来迫使所有PCI专用的寄存器、定序器和信号转为初始状态。2.地址和数据信号　　AD[31：：00]T/S：地址、数据复用的信号。PCI总线上地址和数据的传输，必需在FRAME#有效期间进行。当FRAME#有效时的第1个时钟，AD[31：：00]上的信号为地址信号，称地址期；当IRDY#和TRDY#同时有效时，AD[31：：00]上的信号为数据信号，称数据期。一个PCI总线传输周期包含一个地址期和接着的一个或多个数据期。　　C/BE[3：：0]#T/S：总线命令和字节允许复用信号。在地址期，这4条线上传输的时总线命令；在数据期，它们传输的时字节允许信号，用来指定在数据期，AD[31：：00]线上4个数据字节中哪些字节为有效数据，以进行传输。　　PART/S：奇偶校验信号。它通过AD[31：：00]和C/BE[3：：0]进行奇偶校验。主设备为地址周期和写数据周期驱动PAR，从设备为读数据周期驱动PAR。3.接口控制信号　　FRAME#S/T/S：帧周期信号，由主设备驱动。表示一次总线传输的开始和持续时间。当FRAME#有效时，预示总线传输的开始；在其有效期间，先传地址，后传数据；当FRAME#撤消时，预示总线传输结束，并在IRDY#有效时进行最后一个数据期的数据传送。　　IRDY#S/T/S：主设备准备好信号。IRDY#要与TRDY#联合使用，当二者同时有效时，数据方能传输，否则，即为未准备好二进入等待周期。在写周期，该信号有效时，表示数据已由主设备提交到AD[31：：00]线上；在读周期，该信号有效时，表示主设备已做好接收数据的准备。　　TRDY#S/T/S：从设备（被选中的设备）准备好信号。同样TRDY#要与IRDY#联合使用，只有二者同时有效，数据才能传输。　　STOP#S/T/S：从设备要求主设备停止当前的数据传送的信号。显然，该信号应由从设备发出。　　LOCK#S/T/S：锁定信号。当对一个设备进行可能需要多个总线传输周期才能完成的操作时，使用锁定信号LOCK#，进行独占性访问。例如，某一设备带有自己的存储器，那么它必需能进行锁定，以便实现对该存储器的完全独占性访问。也就是说，对此设备的操作是排它性的。　　IDSELIN：初始化设备选择信号。在参数配置读/写传输期间，用作片选信号。　　DEVSEL#S/T/S：设备选择信号。该信号由从设备在识别处地址时发出，当它有效时，说明总线上有某处的某一设备已被选中，并作为当前访问的从设备。4.仲裁信号（只用于总线主控器）　　REQ#T/S：总线占用请求信号。该信号有效表明驱动它的设备要求使用总线。它是一个点到点的信号线，任何主设备都有它自己的REQ#信号。　　GNT#T/S：总线占用允许信号。该信号有效，表示申请占用总线的设备的请求已获得比准。5.错误报告信号　　PERR#S/T/S：数据奇偶校验错误报告信号。一个设备只有在响应设备选择信号（DEVSEL#）和完成数据期之后，才能报告一个PERR#。　　SERR#O/D：系统错误报告信号。用做报告地址奇偶错、特殊命令序列中的数据奇偶错，以及其他可能引起灾难性后果的系统错误。它可由任何设备发出。6.中断信号在PCI总线中，中断是可选项，不一定必须具有。　　INTA#O/D：用于请求中断。　　INTB#O/D、INTC#O/D、INTD# O/D：用于请求中断，仅对多功能设备有意义。所谓的多功能设备是指：将几个相互独立的功能集中在一个设备中。各功能与中断线之间的连接是任意的，没有任何附加限制。7.其他可选信号　（１）高速缓存支持信号：SBO#IN/OUT、SDONEIN/OUT　（２）64位总线扩展信号：REQ64#S/T/S、ACK65#S/T/S、AD[63：：32]T/S、C/BE[7：：4]#T/S、PAR64T/S。　（３）测试访问端口/边界扫描信号：TCKIN、TDIIN、TDOOUT、TMSIN、TRST#IN。在C模式下，PCI9054的143脚LHOLD和144脚LHOLDA是总线仲裁输入输出信号控制引脚。仔细分析这种方式设计的电路会发现，该设计电路其实是利用器件的引脚传输延时配合总线仲裁电路的时序关系的。ov7620将之挂于PCI9054的本地总线可以实现PCI9054FIFO的扩充。图3为PCI9054和ov7620连接的电路图。当EF=1(FIFO不空),LW/R=0,LCLK为上升沿时,OE产生负脉冲,宽度为2时周期。2.3.4FPGA该设计采用MICRON公司生产的CMOS图像传感芯片M9T001，其主要特性如下:(1)采用美光专利的低噪高灵敏度DigitalClarity技术，这种先进的技术保证了在低光照条件下MT9T001仍旧具有良好的成像品质;(2) 具有高帧率高分辨率的成像优势，既适用于静态图像捕捉，又适用于连续视频的采集，MT9T001的最大分辨率可以达到QXGA(2048*1536)，在最大分辨率下可以实现每秒12帧连续采集，这完全可以满足系统对分辨率和采集速度的要求，同时，COMS传感器低功耗，低价位的特点使得它比同类的CCD图像传感器更有优势;(3)低暗电流，暗电流的存在使得传感器在非光照条件下仍旧会产生固定的图像输出，过高的暗电流对传感器的成像品质非常不利，同时限制了器件的灵敏度和动态范围，因此，MT9T001的低暗电流特性大大提高了这款图像传感器的性能;(4))采用简单的双线串口通信方式用于配置片内寄存器，图像输出的时序控制也非常便捷，这为主控端的编程降低了难度:(5)一可编程控制增益、帧率、图像尺寸与曝光时间，其中特别要提到的是，MT9T001可以进行非常灵活的起始、截至采集点设置，并且可以进行图像中行列的裁减，因此几乎可以实现最大分辨率以下仟意分辨率的图像采集;根据MT9T001芯片资料说明，设计了如下图的外围电路，CLKIN和RESET分别是芯片输入时钟与复位信号，DOUT[0-9]是图像数据的输出端口，本课题取高8位，PIXCLK，FRAME_VALID与LINE_VALID共同产生基本的图像数据读出时序，SCLK与SDATA一起组成了MT9T001内部寄存器的配置端口，这些数据总线与控制信号都是不可或缺的。其它的信号均为辅助信号，STROBE与TRIGGER一起可以控制MT9T001进行单帧采集((SNAPMODE)，OE为输出使能信号，在实际的使用过程中，0E可以直接置为低电平，GSHTCTL为快门控制信号，STANDBY可以使芯片进入省电模式，这两个信号本设计中没有使用。43脚SCANEN信号的加入可以兼容MICRON公司生产的其他图像传感芯片，在调试的时候直接通过R101电阻直接接地。2.3.5SRAMCY7C1069AV33是一种高性能CMOS静态RAM的组织为2,097,152字由8位。写入设备是通过使芯片（以CE1低和CE2高）和写使能（WE）的投入低。从设备读数是通过使芯片（CE1低和CE2高），以及迫使输出启用（OE）低，强迫写使能（WE）高。输入/输出管脚（I/O0I/O7通过）被放置在一个高阻抗状态时，该设备是取消（CE1高或CE2低），输出被禁止（OE高），或在写操作（CE1低，CE2高，和WE低）。 第四章软件设计3.1PCI总线的驱动PCI总线采用的是中断共享机制，所有的批次扩展板在PCM插槽上公用一根信号线INTA#，通过电平触发方式响应PCI中断。每块PCI扩展板上的PCI9054提供的中断使能寄存器能识别相应板卡上十几种类开的PCI中断。当PCI插槽上只有一块PCI扩展板，而系统需要使用某种PCI中断时，则在主程序中将相应的中断使能寄存器置位。当相应的中断源中断信号到来时，与主板相连的信号线INTA#置一段时间低电平后，中断状态寄存器中的相应位置被置位。当这两个寄存器的相应位都有效时，计算机响应相应的PCI中断，行中断服务子程序。在《PCI9054．DataBook》中，INTA#信号为11个本地总线时钟周期，该时序图给不少设计人员带来了很多困惑。根据应用经验，INTA#信号在7s左右是比较理想的，这与在Windows下PCI总线每秒钟可以响应十几万次中断的相关资料是相符的。当PCI插槽上有多块PCI扩展板需要用到中断功能时，其工作过程与一块PCI扩展板差不多。唯一不同的是，首先驱动程序要利用一系列设备寄存器对扩展板进行设备识别，然后利用中断使能寄存器和中断状态寄存器对中断类型进行识别，最后响应相应的中断服务子程序。 使用主模式和中断响应方式相结合进行数据传输时，驱动程序要作为如下设置：首先PCI端初始化并等待中断响应[31-34]，FPGA往邮箱7寄存器中写入0X3F，并触发PCI端门铃，表示发送数据已经准备好。然后PCI端响应中断，PCI端将所申请到的物理空间的地址写到邮箱3寄存器：PcI端把发送数据长度写到邮箱4寄存器，触发Local端门铃中断，表示已经准备好读取数据。接下来FPGA发送数据，并往邮箱7寄存器中写入0X4F以及触发PCI端门铃中断，PCI端响应中断读取数据并验证。本地PCI总线接口电路需要完成两种工作模式的操作。一种是从模式的操作，另一种是ScatterGatherDMA读操作。从模式的优先级高于DMA传输，下图为本地接口电路的读写时序流程图，同时完成总体硬件电路上的数据传输和控制。 从模式的写操作过程①PCI9054接收到PCI总线发出的写控制命令，向FPGA（M9T001）发出LHOLD信号请求占用LOCAL总线，FPGA（M9T001）产生LHOLDA允许应答信号。②PCI9054获得允许后，发出操作开始信号，并给出LOCAL总线的读写方向信号（地电平写）和地址信号③FPGA（M9T001）捕获到开始信号后，发出总线准备好READY#信号，PCI9054将上位机发送的数据写到本地数据总线上，FPGA将本地数据总线输入的并行数据转化为串行数据，启用SPI总线向SRAM写入字符控制命令（读取片内的字符）及字符写地址控制命令（确定字符存储）④PCI9054完成操作后，会发起结束信号BLAST#，FPGA（M9T001）获取后，改变READY#的状态。⑤当READY#的状态发生改变后，PCI9054获得信号会释放LOCAL总线占用的LOCAL信号。⑥FPGA（M9T001）应答，然后结束操作。 DMA读数据的操作构成①当FIFO存储器中缓存的数据达到传输的要求时，FPGA发出本地中断信号，引发PCI中断（INTA#有效），计算进响应中断给出DMA读命令，设置相应的寄存器主要包括设置输出的字节、传输的方向和其实地址等。②PCI9054响应发出LHOLDA信号请求占用LOCAL总线，FPGA（M9T001）产生LHOLDA允许答应信号③PCI9054获得允许后，发出操作开始信号，DMA操作开始。④FPGA（M9T001）捕获到开始信号后，发出总线准备好READY#信号，并执行响应的操作（设置FIFO存储器读使能RE和输出使能信号OE为逻辑“0”），将FIFO中缓存的图像数据通过PCI9054传到PCI总线上，写入计算机缓冲区中。⑤PCI9054完成操作后，会发起结束信号，FPGA（M9T001）获取后，改变READY#状态。⑥当READY#的状态发生改变后，PCI9054获得信号会释放LOCAL总线占用的LHOLDA信号。⑦FPGA（M9T001）应答，然后结束操作，将FIFO存储器读使能RE和输出使能信号OE为逻辑“1”，此时FIFO存储器输出数据无效。3.1.1PCI9054主模式的实现所谓主模式工作方式【8】就是PCI接口芯片可以 让用户电路控制PC机资源（即主动对目标发读写信号），对应从模式工作方式就只能让PC机来控制用户电路工作，而用户电路只能被动接受，如ISA总线一样。模式选择必须在PCI命令寄存器中使能给出，如PCI主设备存储器IO范围寄存器、PCI基址寄存器、主设备配置和命令寄存器等。主模式操作包括PCI主设备存储器和I/O译码，PCI主设备存储器和I/O范围寄存器、PCI基址寄存器、主设备和命令寄存器等。那么主模式有什么好处呢？由于主模式有很强的灵活性，所以在大量数据传输时，它非常的有用。以PCI主模式中的单周期为例，PCI9054本地数据传输支持单周期操作，单周期操作表示在一个操作期间内，数据总线上仅传一个数据；突发操作则可以传输一批数据。有BLAST#信号决定是单周期操作还是突发操作。单周期操作时，当ADS#有效，PCI9054锁存地址线上的高30位地址，在ADS#由低到高时，BLAST#信号置低，表示此时数据线上传输最后一个数据，PCI9054反馈回有效的READY#信号表示数据总线上数据。在突发操作期间，BLAST#信号在最后一个数据传送之前置低，表示数据总线传输的最后一个数据，PCI9054采样到BLADY#信号，操作结束。仿真结果如图所示：3.2图像传感器的驱动I2c有两条串行总线（SCL、SDA）构成，构造简单高效是为进行控制而开发的总线标准【9】总线上的每个器件都有唯一的一个地址识别，可以通过软件寻址来保持简单的主从关系，其中主机初始化总线的数据传输，并产生允许传输时钟信号，任何被寻址的器件都可以被认为是从主机即可以作为发送器也可以作为接收器。I2c总线只有处于“非忙” 状态时，数据传输才会被初始化。在数据传输期间，时钟线只要为高电平，数据线必须保持稳定，否则数据线上的任何变化都被当做“启动”或“停止”信号。下图未定义的总线状态【10】，具体介绍如下：①总线非忙状态（A）：该状态内的数据线（SDA）和时钟线（SCL）保持高电平。②启动数据传输（B）：当SCL为高电平，SDA由高电平变为低电平的下降沿被认为是启动信号，只有“启动”信号后，其它命令才有效。③停止数据传输（C）：当SCL为高电平，SDA由低电平变为高电平的上升沿被认为是“停止”信号。“停止”信号使得外部的所有操作都失效。④数据有效（D）：“启动”信号出现，当SCL为高电平状态，数据线稳定这时数据线的状态就是要传输的数据。SDA上的数据改变必须在时钟线为低电平期间完成，每位数据占用一个时钟脉冲，数据的传输开始于“启动”信号，结束于“停止”信号。⑤答应信号：每个接收数据的I2c器件在接收到一个字节的数据后，通常需要发出一个应答信号；同样I2c器件在发出一个字节的数据后，也需要接收一个应答信号，因此I2c器件的读写控制器必须产生一个与这个应答位相联系的额外时钟脉冲。I2c总线以字节为单位进行数据传输，每个字节8位，每位字节为8位，每位占用一个时钟脉冲，最高有效在先，每个字节后必须跟随一个答应位。其数据传输格式如下图所示【11】S：为开始信号；SlaveAddress：I2c器件地址的高7位，最低位为读写标志位（1：为读；0：为写）；ACK-S：I2c器件发出的应答信号；Data：一个字节的数据，如果传输数据不止一个，子地质会自动加一；P：为结束信号。根据I2c总线的通信协议及数据传输格式，给出OV7620配置流程图。FPGA与OV7620的数据传输如下图所示： FPGA启动I2c总线，启动信号发出后，FPGA发送OV7620的读写地址，传输完成后OV7620应答（SDA为低电平）；FPGA将寄存器的配置信息写入OV7620内部的寄存器，FPGA每读写完一个寄存器，OV7620都会做出应答（SDA为低电平），同时OV7620内部寄存器地址会自动加一，直到数据传输完成。数据传输完成时，OV7620做出应答（SDA为高电平）。3.3SRAM的驱动查找表(Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的RAM。当用户通过原理图描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表(即结果)事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。系统中数据存储采用两片SRAM存储器，每片每次存储一帧图像，当写完第一帧后，外部连接的微处理器可以根据需要取出数据进行处理，而控制器可以继续将下一帧图像写入另一片存储器。存储器的选该部分仍采用状态机设计，根据OV7620输出的帧同步信号、行同步信号和像素时钟来决定状态的转换。 状态A：等待一帧数据的结束，如果VSYNC＝1，表示一帧数据结束，转到状态B；状态B：等待一帧数据的开始，如果VSYNC＝0，表示一帧数据开始，转到状态C；状态C：等待行数据的开始，如果HREF＝1，表示行数据开始，转到状态D；状态D：根据像素时钟写数据，等待行数据结束，若HREF＝0，表示行数据结束，转到状态E；状态E：等待下一行数据开始和一帧数据的结束，当HRER＝1，表示新的行数据到达，转到状态D；VSYNC＝1，表示该帧数据结束，转到状态F；状态F：等待一帧数据的开始，如果VSYNC＝0，表示一帧数据开始，转到状态G；状态G：等待行数据的开始，如果HREF＝1，表示行数据开始，转到状态H；状态H：根据像素时钟开始写数据，并等待行数据结束，如果HREF＝0，表示行数据结束，转到状态I，此处与状态D不同在于将该帧数据写入到另一片存储器；状态I：等待下一行数据开始和一帧数据的结束，当HRER＝1，表示新的行数据到达，转到状态H；如果VSYNC＝1，表示该帧数据结束，转到状态B；①数据读时序②数据写时序 第一章上机驱动程序在编写驱动程序时使用DriverStudio开发工具，他会自动生成驱动程序框架，只需要在框架，只需要在框架中添加相应的程序来实现驱动想实现的功能。开发PCI设备的驱动程序时要注意三个问题。【12】【13】：硬件访问，中断处理和DMA传输，他们是开发PCI驱动程序的关键。硬件端口的访问：IO端口的访问对PCI设备首先需要OnStartDevice函数中取得IO资源，然后初始化。如下：Status=m_IoPortRange0.Initializez(pResListTranslated,//转换后的资源列表指针。pResListRaw,//原始的资源列表指针。PciConfige.BaseAddressIndexToOrdinal(0)//“0”代表分配的I/O资源在PCI基址的序数。）；在设备初始化函数中，系统将I/O端口作为寄存器，必须将I/O资源分配成可有系统访问的非分页内存，有函数Initialize完成。驱动程序运行前，一定要写在资源，对于I/O端口调用成员函数Invalidate即可。内存访问：驱动程序初始化驱动程序启动后，如果PNP管理器检测到PCI设备，就会发送IRP_MN_START_DEVICE的IPR给驱动程序处理。开发工具DriverStudio提供了大部分操作硬件设备所需的类和函数，只需要在设备初始化例程中初始化。NTSTATUSPCI9054Demo::OnStartDevice(KIrpI){NTSTATUSstatus=STATUS_SUCCESS;I.Information()=0;//访问IRP的信息域 PCM_RESORCE_LISTpResListRaw=I.AllocatedResources();//获得原始资源列表PCM_RESORCE_LISTpResListTranslated=I.TranslatedResources()；//获得转换资源列表KPciConfigurationPciConfig(m_Lower.TopOfStack());//创建一个KPciConfiguration完成内存及I/O映射status=m_MemoryRange().Initialize(pResListTranslated,pResListRaw,m_PciConfig.baseAdressIndextoOrdianl(1));//初始化内存端口…………}中断处理：在DriverStudio中，将中断的处理封装成类KInterrupt和MEMBER_ISR其应用如下：ClassPCI9054DemoDevice：publicKPnpDevice{public:MEMBER_ISR(PCIDevice,Ist_Irq);//声明连接的中断服务例程BOOLEANIsr_Irq(void);//声明中断服务例程函数……….Protected：Kinerruptm_Irq;//中断变量………..}DMA数据传输：DMA启动设置操作在例程海曙SerialWrite完成，主要设置适配器指针DMA传输的数据的源或目的、数据和传输方向、连接回调函数OnDmaReady。VoidPCI9054DemoDevice::SerialWrite（KIrpI）{Status=m_DmaTransfer.Initiate(this,//设备指针&m_Dma,I.?Mdl(),//数据源或目的FormDeviceToMemory,//传输方向设置LinkTo(OnDmaReady),//连接回调函数&m_CommonDmaBuffer,//物理内存NULL,FALSE);……….}第五章总结系统设计中注意的问题 程序设计需要完成系统所需的功能，控制整个系统的运行，程序设计是否合理有效直接关系到系统的运行状况。硬件是程序运行的载体，协调两者是系统工作的核心。考虑以上这些，系统设计时注意的问题如下：①程序代码的优化。程序设计模块化，便于维护和提高程序的工作效率。驱动程序是操作系统新人的部分，他的代码必须遵循相应的规则，要做到合理有序，提高驱动程序的稳定性，对整个系统有着不可忽视的作用。②硬件电路电磁兼容性。电磁兼容性是衡量电路板好坏的一个很好地标准，如何做到使生产的电路板有较好的电磁兼容性是设计者需要考虑的问题，这些问题包括如何减少电容耦合的串扰；如何使得电容到达最佳；如何减少电源线和地线的阻抗；各个功能模块如何合理的布局等。致谢非常感谢陈磊老师在我大学的最后学习阶段——毕业设计阶段给自己的指导，从最初的定题，到资料收集，到写作、修改，到论文定稿，他给了我耐心的指导和无私的帮助。为了指导我的毕业论文，他放弃了自己的休息时间，他的这种无私奉献的敬业精神令人钦佩，在此我向他表示我诚挚的谢意。同时，感谢所有任课老师和所有同学在这四年来给自己的指导和帮助，是他们教会了我专业知识，教会了我如何学习，教会了我如何做人。正是由于他们，我才能在各方面取得显著的进步，在此向他们表示我由衷的谢意，并祝所有的老师培养出越来越多的优秀人才，桃李满天下!通过这一阶段的努力，我的毕业论文《基于pci的图像采集卡的设计》终于完成了，这意味着大学生活即将结束。在大学阶段，我在学习上和思想上都受益非浅，这除了自身的努力外，与各位老师、同学和朋友的关心、支持和鼓励是分不开的。在本论文的写作过程中，我的导师陈磊老师倾注了大量的心血，从选题到开题报告，从写作提纲，到一遍又一遍地指出每稿中的具体问题，严格把关，循循善诱，在此我表示衷心感谢。同时我还要感谢在我学习期间给我极大关心和支持的各位老师以及关心我的同学和朋友。写作毕业论文是一次再系统学习的过程，毕业论文的完成，同样也意味着新的学习生活的开始。我将铭记我曾是一名长春理工的学子，在今后的工作中把理工的优良传统发扬光大。参考文献：【1】孙吉祥图像分析【M】.北京：科学出版社.2005:1-5】【2】尹勇，李宇PCI总线开发宝典【M】北京，北京航空航天大学出版社.2005:1-14】【3】王诚，范丽珍等.AlteraFPGA/CPLD设计【M】北京：人民邮电出版社.20051-10】【4】期刊论文杨莉珺.刘铁根.朱均超.刘立基于CMOS图像传感器的嵌入式图像采集与格式转化-电子产品世界2008(6)】【5】PCIbusapplicationsinalteradevices,reportsofALTERA,februaary.2005:70-110】【6】刘晖译.PCI系统结构（第四版）北京：电子工业出版社，2000:30-60】【7】PCI9054．DataBookV2.1PLXTTechnologyInc,January,2000:15-100】【8】范振宁.基于PCI总线的数据采集卡的设计与实现【D】.成都：西南交通大学.2003.05:30-33】【 9】夏宇闻.Verilog数字系统设计教程【M】北京：北京航空航天大学出版社.2005:177-201】【10】I2c总线协议，广州周立功单片机发展有限公司【EB/OL】.http://www.mcu-club.com/upload/2009112715494345006.pdf】，【11】TheI2c-BUSspeciation/DataSheet.Philips.2000】【12】武安河，于洪涛等.windows2000/XPWDM设备驱动程序开发【M】.北京：电子工业出版社.2003:1-6.351-362】【13】张慧娟，周丽华等.Windows环境下的设备驱动程序设计【M】.西安：西安电子科技大学出版社.2002:253-256】袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈